JPS5840213B2 - 切換装置制御方式 - Google Patents
切換装置制御方式Info
- Publication number
- JPS5840213B2 JPS5840213B2 JP55048995A JP4899580A JPS5840213B2 JP S5840213 B2 JPS5840213 B2 JP S5840213B2 JP 55048995 A JP55048995 A JP 55048995A JP 4899580 A JP4899580 A JP 4899580A JP S5840213 B2 JPS5840213 B2 JP S5840213B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- switching device
- unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、切換装置制御方式、特に複数台の中央処理装
置系が複数群の周辺装置系を共用するマルチプロセッサ
処理システムにおいて、システム内の電源関係処理を統
轄的に制御する状態監視部をもうけると共に複数の切換
装置の夫々に対応して補助電源ユニットをもうけ、上記
状態監視部と各切換装置などとの間のインタフェース線
を簡単化した切換装置制御方式に関するものである。
置系が複数群の周辺装置系を共用するマルチプロセッサ
処理システムにおいて、システム内の電源関係処理を統
轄的に制御する状態監視部をもうけると共に複数の切換
装置の夫々に対応して補助電源ユニットをもうけ、上記
状態監視部と各切換装置などとの間のインタフェース線
を簡単化した切換装置制御方式に関するものである。
データ処理システムの信頼性や処理能力を向上させるた
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、１つの中央処理装置系のダウン時にも他
の中央処理装置系によってバック・アップできるように
し、あるいは複数台の中央処理装置系による並列処理を
行ない得るようにすることが行なわれている。
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、１つの中央処理装置系のダウン時にも他
の中央処理装置系によってバック・アップできるように
し、あるいは複数台の中央処理装置系による並列処理を
行ない得るようにすることが行なわれている。
このようなシステム構成の場合、１つの中央処理装置系
母線と１つの周辺装置系母線とが切換装置のオンによっ
て連繋されて処理が実行される。
母線と１つの周辺装置系母線とが切換装置のオンによっ
て連繋されて処理が実行される。
しかし、このようなシステム構成においては、１つの中
央処理装置系の障害、１つの周辺装置系の障害、あるい
は切換装置自体の障害などにおいて、他の健全な系にお
ける運転状態に非所望な影響を与えないよう配慮する必
要がある。
央処理装置系の障害、１つの周辺装置系の障害、あるい
は切換装置自体の障害などにおいて、他の健全な系にお
ける運転状態に非所望な影響を与えないよう配慮する必
要がある。
このために、システム内の各構成装置に対して補助電源
ユニットを対応づけるなどして電源障害などに対処する
ことが考慮され、かつこれらを例えばストアト・プログ
ラム制御による統轄的な監視と制御とを行なうことが考
慮されることとなった。
ユニットを対応づけるなどして電源障害などに対処する
ことが考慮され、かつこれらを例えばストアト・プログ
ラム制御による統轄的な監視と制御とを行なうことが考
慮されることとなった。
本発明はそれに限られるものではないが、各中央処理装
置系母線と各周辺装置系母線と交差点に夫々互に独立に
制御されるよう切換装置をもうけて、その上で該各切換
装置に対応して上記補助電源ユニットを対応づけるなど
しようとすると、補助電源ユニットの個数が大となる。
置系母線と各周辺装置系母線と交差点に夫々互に独立に
制御されるよう切換装置をもうけて、その上で該各切換
装置に対応して上記補助電源ユニットを対応づけるなど
しようとすると、補助電源ユニットの個数が大となる。
このために、上記統轄的な監視と制御とを行なう例えば
状態監視部と各補助電源ユニットとの間のインクフェー
ス線がきわめて犬となることが生じる。
状態監視部と各補助電源ユニットとの間のインクフェー
ス線がきわめて犬となることが生じる。
本発明はこの問題を解決することを目的としており、本
発明の切換装置制御方式は、複数台の中央処理装置系と
複数群の周辺装置系とが各中央処理装置系母線と各周辺
装置系母線とを切換装置を介してオン・オフすることに
よって連繋されるマルチプロセッサ処理システムにおい
て、上記各切換装置に対応して当該切換装置に電力を供
給する補助電源ユニットをもうけると共に上記各切換装
置に対応するオン・オフ処理を制御する状態監視部をも
うけてなり、該状態監視部は上記各切換装置に対応する
補助電源ユニットに対して電源投入信号線と電源切断信
号線とを配設すると共に、上記各補助電源ユニットは、
上記同一の電源切断信号線を介して、上記対応する切換
装置に対して電源切断信号を発しかつ上記状態監視部に
電源異常を通知するようにしたことを特徴としている。
発明の切換装置制御方式は、複数台の中央処理装置系と
複数群の周辺装置系とが各中央処理装置系母線と各周辺
装置系母線とを切換装置を介してオン・オフすることに
よって連繋されるマルチプロセッサ処理システムにおい
て、上記各切換装置に対応して当該切換装置に電力を供
給する補助電源ユニットをもうけると共に上記各切換装
置に対応するオン・オフ処理を制御する状態監視部をも
うけてなり、該状態監視部は上記各切換装置に対応する
補助電源ユニットに対して電源投入信号線と電源切断信
号線とを配設すると共に、上記各補助電源ユニットは、
上記同一の電源切断信号線を介して、上記対応する切換
装置に対して電源切断信号を発しかつ上記状態監視部に
電源異常を通知するようにしたことを特徴としている。
以下図面を参照しつつ説明する。
第１図は本発明が適用されるマルチプロセッサ処理シス
テムの一実施例構成、第２図は第１図図示の構成処理装
置の一実施例ブロック図、第３図は本発明に用いる一実
施例インクフェース構成、第４図Ａ、Ｂは本発明に用い
るインタフェースを説明する一実施例タイムチャートを
示す、第５図は従来例を示す。
テムの一実施例構成、第２図は第１図図示の構成処理装
置の一実施例ブロック図、第３図は本発明に用いる一実
施例インクフェース構成、第４図Ａ、Ｂは本発明に用い
るインタフェースを説明する一実施例タイムチャートを
示す、第５図は従来例を示す。
第１図において、１−１ないし１−ｍは夫々中央処理装
置、２−１ないし２−ｍは夫々中央処理装置系母線、３
−１０．３１１．１２０ 。
置、２−１ないし２−ｍは夫々中央処理装置系母線、３
−１０．３１１．１２０ 。
１２１、・・・・・・・・・３”Ｏｔ ３ ｒｎｌ
は夫々中央処理装置系チャネル、４−１０ないし４−ｎ
は夫夫周辺装置系チャネル ５−１ないし５−ｎは夫夫
周辺装置系母線、６−１ないし６− ｎは夫々周辺装置
系、７は補助入出カニニット、８は構成処理装置、ＳＷ
ｌ、ないしＳＷｍｎ は夫々切換装置を表わしている。
は夫々中央処理装置系チャネル、４−１０ないし４−ｎ
は夫夫周辺装置系チャネル ５−１ないし５−ｎは夫夫
周辺装置系母線、６−１ないし６− ｎは夫々周辺装置
系、７は補助入出カニニット、８は構成処理装置、ＳＷ
ｌ、ないしＳＷｍｎ は夫々切換装置を表わしている。
本発明の場合、システムの信頼性を向上するために、各
中央処理装置系母線２−１ないし２− ｍと各周辺装置
系母線５−１ないし５−ｎとの交差点に対応する位置に
夫々切換装置ＳＷ１□ないしＳＷｍｎ がもうけられる
。
中央処理装置系母線２−１ないし２− ｍと各周辺装置
系母線５−１ないし５−ｎとの交差点に対応する位置に
夫々切換装置ＳＷ１□ないしＳＷｍｎ がもうけられる
。
そして該各切換装置ＳＷ、 、ないしＳＷｍｎ は互に
独立に動作するよう構成されしかも互に独立にオン・オ
フされ得る補助電源ユニットから電源を供給されている
。
独立に動作するよう構成されしかも互に独立にオン・オ
フされ得る補助電源ユニットから電源を供給されている
。
中央処理装置１−１は母線２−１に連繋されているチャ
ネル３−１０や３−１１と共に１つの中央処理装置系を
構威し、同様に・・・・・・・・・中央処理装置１−ｍ
はチャネル３ ｍｏ 、３−ｍ１ と共に１つの
中央処理装置系を構成している。
ネル３−１０や３−１１と共に１つの中央処理装置系を
構威し、同様に・・・・・・・・・中央処理装置１−ｍ
はチャネル３ ｍｏ 、３−ｍ１ と共に１つの
中央処理装置系を構成している。
そして、例えば中央処理装置１−１は、任意の１つの周
辺装置系例えば６−１と連繋する場合、切換装置５Ｗ１
１をオン状態に切換えて処理を実行する。
辺装置系例えば６−１と連繋する場合、切換装置５Ｗ１
１をオン状態に切換えて処理を実行する。
当該処理を終了すると中央処理装置１−１は切換装置５
Ｗ１１をオフ状態に切換えて周辺装置系６−１を切離な
す。
Ｗ１１をオフ状態に切換えて周辺装置系６−１を切離な
す。
言うまでもなく、該切換装置ＳＷ１□に対するオン・オ
フは図示を省略した例えば周辺装置系母線に対応しても
うけられた切換制御装置によっても、他中央処理装置に
よる制御と競合しないよう管理される。
フは図示を省略した例えば周辺装置系母線に対応しても
うけられた切換制御装置によっても、他中央処理装置に
よる制御と競合しないよう管理される。
第２図は第１図図示の構成処理装置の一実施例ブロック
図を示す。
図を示す。
図中の符号８，５Ｗ１１ないしＳＷ□。
は、夫々第１図に対応し、９は接続切換部、１０は手動
構成制御部であって必要に応じてオペレータが手動によ
って切換装置５Ｗ１１ないしＳＷｍｎをオン・オフでき
るようにするもの、１１は状態監視部であって各部の電
源ユニットの投入・切断制御や各部の電源状態を含む状
態監視制御を行なうもの、１２は状態表示部であって切
換装置５Ｗ１１ないしＳｗｍｎのオンまたはオフの状態
を表示するもの、１３は電源制御部であって各周辺装置
系に対する電源制御や各中央処理装置系母線に接続され
ているチャネルなどに対する電源制御などを行なうもの
、１４−Ｂ１は外部装置電源制御部であって周辺装置系
母線５−１に接続されるチャネル４−１０ないし４−１
などに対する電源制御を行なうもの、１４−Ｂ２は外
部装置電源制御部であって周辺装置系母線５−２に接続
されるチャネル４−２０ないし４−２．などに対する電
源制御を行なうもの、・・・・・・・・・１ ｊ−Ｃｍ
は外部装置電源制御部であって中央処理装置系母線２ｍ
に接続されるチャネル３ ｍ□や３−ｍ１などに対す
る電源制御を行なうもの、１５−１，１５２は夫々主電
源ユニットであって互に独立した入力ＡＣ１００Ｖの電
源から直流電圧を得るもの、１６−０．１６１１ 、・
・・・・・・・・１６−ｍｎは夫々補助電源ユニットで
あって切換装置５Ｗ１１ないし５ＷｒＴ１ｎを含む各部
に対して電源を供給するものを表わしている。
構成制御部であって必要に応じてオペレータが手動によ
って切換装置５Ｗ１１ないしＳＷｍｎをオン・オフでき
るようにするもの、１１は状態監視部であって各部の電
源ユニットの投入・切断制御や各部の電源状態を含む状
態監視制御を行なうもの、１２は状態表示部であって切
換装置５Ｗ１１ないしＳｗｍｎのオンまたはオフの状態
を表示するもの、１３は電源制御部であって各周辺装置
系に対する電源制御や各中央処理装置系母線に接続され
ているチャネルなどに対する電源制御などを行なうもの
、１４−Ｂ１は外部装置電源制御部であって周辺装置系
母線５−１に接続されるチャネル４−１０ないし４−１
などに対する電源制御を行なうもの、１４−Ｂ２は外
部装置電源制御部であって周辺装置系母線５−２に接続
されるチャネル４−２０ないし４−２．などに対する電
源制御を行なうもの、・・・・・・・・・１ ｊ−Ｃｍ
は外部装置電源制御部であって中央処理装置系母線２ｍ
に接続されるチャネル３ ｍ□や３−ｍ１などに対す
る電源制御を行なうもの、１５−１，１５２は夫々主電
源ユニットであって互に独立した入力ＡＣ１００Ｖの電
源から直流電圧を得るもの、１６−０．１６１１ 、・
・・・・・・・・１６−ｍｎは夫々補助電源ユニットで
あって切換装置５Ｗ１１ないし５ＷｒＴ１ｎを含む各部
に対して電源を供給するものを表わしている。
システムの信頼性を向上せしめるために、構成処理装置
８は、互に独立した入力ＡＣ１００Ｖの電源によって給
電される２重化された主電源１５ｉ 、 １５−２をも
ち、かつ切換装置ＳＷ１、ないし５Ｗｆｆｌｎを含む各
部に対して互に独立にオン・オフできる補助電源ユニッ
トをそなえている。
８は、互に独立した入力ＡＣ１００Ｖの電源によって給
電される２重化された主電源１５ｉ 、 １５−２をも
ち、かつ切換装置ＳＷ１、ないし５Ｗｆｆｌｎを含む各
部に対して互に独立にオン・オフできる補助電源ユニッ
トをそなえている。
そして何んらかの理由によって切換装置５Ｗ１１をシス
テムから切離なす必要がある場合、補助電源ユニツＮ６
−１１を電源系から開放するようにされる。
テムから切離なす必要がある場合、補助電源ユニツＮ６
−１１を電源系から開放するようにされる。
各切換装置５Ｗ１１ ないしＳ′ｗＩｍｎは、第１図を
参照して上述した如く、各対応する中央処理装置からオ
ンまたはオフ状態に制御されるが、状態監視部１１や手
動構成制御部１０からも制御され得るようにされる。
参照して上述した如く、各対応する中央処理装置からオ
ンまたはオフ状態に制御されるが、状態監視部１１や手
動構成制御部１０からも制御され得るようにされる。
そして例えば中央処理装置１−１に障害を生じると切換
装置ＳＷ１□ないし５Ｗ１ｎがオフ状態に制御されかつ
必要に応じてシステムから切離される。
装置ＳＷ１□ないし５Ｗ１ｎがオフ状態に制御されかつ
必要に応じてシステムから切離される。
また例えば周辺装置系６−１に障害を生じると切換装置
５Ｗ１１ないし５ＷＩＴｌ、がオフ状態に制御されかつ
必要に応じてシステムから切離される。
５Ｗ１１ないし５ＷＩＴｌ、がオフ状態に制御されかつ
必要に応じてシステムから切離される。
更に例えば切換装置ＳＷ１□自体の障害の場合、切換装
置ＳＷ１□は上記補助電源ユニット１６１１を制御する
などしてシステムから切離される。
置ＳＷ１□は上記補助電源ユニット１６１１を制御する
などしてシステムから切離される。
そして、各切換装置５Ｗ１１ないしＳｗｍｎのオンまた
はオフ状態は状態表示部１２によって表示される。
はオフ状態は状態表示部１２によって表示される。
言うまでもなく、状態監視部１１は、各中央処理装置系
の状態、図示電源制御部１３から通知される各周辺装置
系の状態、各都電源の状態などを受信しており、必要に
応じて障害に対処する制御を行なう。
の状態、図示電源制御部１３から通知される各周辺装置
系の状態、各都電源の状態などを受信しており、必要に
応じて障害に対処する制御を行なう。
上記の如きマルチプロセッサ処理システムにおいて、例
えばシステム全体の電源に関する監視や制御を上記状態
監視部においてストアト・プログラム制御などによって
統轄的に制御するようにし、また切換装置に対し各電源
の状態により切離し信号を与えるようにした場合、状態
監視部におけるインタフェース線が膨大となる。
えばシステム全体の電源に関する監視や制御を上記状態
監視部においてストアト・プログラム制御などによって
統轄的に制御するようにし、また切換装置に対し各電源
の状態により切離し信号を与えるようにした場合、状態
監視部におけるインタフェース線が膨大となる。
このために、本発明においては該インタフェース線を可
能な限ぎり減少するようにしている。
能な限ぎり減少するようにしている。
なお第５図はＳＷ・・に着目した従来例を示す。
すなわち、状態監視部１１は、補助電源ユニット１６−
ＩＪと、中央処理装置系母線２−ｊに接続されるチャネ
ル３ ｊｏ等の電源制御を行う外部電源制御装置１４
−ｃ ｊとに電源投入を指示し、それらの電源投入完了
信号や電源異常信号を監視し、補助電源ユニット１６−
ｉｊと中央処理装置系母線２−ｊに接続されるチャネル
３ ｊｏ等との電源が両方とも電源投入状態となった
ことにより、切換装置５Ｗｉｊに対しバス切離し信号を
オフし、接続可能状態とする。
ＩＪと、中央処理装置系母線２−ｊに接続されるチャネ
ル３ ｊｏ等の電源制御を行う外部電源制御装置１４
−ｃ ｊとに電源投入を指示し、それらの電源投入完了
信号や電源異常信号を監視し、補助電源ユニット１６−
ｉｊと中央処理装置系母線２−ｊに接続されるチャネル
３ ｊｏ等との電源が両方とも電源投入状態となった
ことにより、切換装置５Ｗｉｊに対しバス切離し信号を
オフし、接続可能状態とする。
またどちらかの電源異常信号がオンするとバス切離し信
号をオンする。
号をオンする。
本例によると、状態監視部と切換装置の補助電源ユニッ
ト間のインタフェースは１個の切換装置当り５本の信号
線が必要である。
ト間のインタフェースは１個の切換装置当り５本の信号
線が必要である。
構成処理装置全体では状態監視部において４×ｍＸｎ本
（ｍ＝４．ｎ＝１６では２５６本）となる。
（ｍ＝４．ｎ＝１６では２５６本）となる。
これに対し本発明の場合には例えば１個の切換装置当り
２本で足り、構成処理装置全体では状態監視部において
２ＸｍＸｎ本（ｍ＝４．、ｎ＝１６では１２８本）とな
る。
２本で足り、構成処理装置全体では状態監視部において
２ＸｍＸｎ本（ｍ＝４．、ｎ＝１６では１２８本）とな
る。
第３図は本発明に用いる一実施例インタフェース構成を
示し、第４図Ａ、Ｂは該インタフェースを説明する一実
施例タイムチャートを示す。
示し、第４図Ａ、Ｂは該インタフェースを説明する一実
施例タイムチャートを示す。
図中の符号１１，１６ ｉｊ、ＳＷ・ は第２図に対
応し、１７は電源投入信号線、１８は電源切断信号線、
１９ないし２２は夫々フリップ・フロップ、２３は終結
シーケンス終了判定部、２４は電源線、２５．２６は夫
々アンド回路、２７はオア回路、２８ないし３０は夫々
ノット回路を表わしている。
応し、１７は電源投入信号線、１８は電源切断信号線、
１９ないし２２は夫々フリップ・フロップ、２３は終結
シーケンス終了判定部、２４は電源線、２５．２６は夫
々アンド回路、２７はオア回路、２８ないし３０は夫々
ノット回路を表わしている。
図示において、状態監視部１１は、各切換装置５Ｗ１ｊ
とそれに対応する補助電源ユニット１６ｉｊとに対して
電源投入信号線１７と電源切断信号線１８とが対応づけ
られている。
とそれに対応する補助電源ユニット１６ｉｊとに対して
電源投入信号線１７と電源切断信号線１８とが対応づけ
られている。
そして、状態監視部１１は電源投入信号線１７によって
補助電源ユニツＮ６−ｉｊに対して電源投入信号を供給
する。
補助電源ユニツＮ６−ｉｊに対して電源投入信号を供給
する。
また状態監視部１１は電源切断信号線１８によって切換
装置５Ｗｉｊに対して電源切断信号を供給する。
装置５Ｗｉｊに対して電源切断信号を供給する。
更に補助電源ユニツＮ６−ｉｊは電源切断信号線１８に
よって電源切断信号を状態監視部１１に通知すると共に
切換装置５Ｗｉｊに対して供給する。
よって電源切断信号を状態監視部１１に通知すると共に
切換装置５Ｗｉｊに対して供給する。
以下第４図を参照しつつ説明する。
なお図示実施例においては、状態監視部１１が発する電
源オン信号としてＰ−ＯＮ（ＣＵＴあり）とＰ−ＯＮ（
ＣＵＴなし）とをもつようにされる。
源オン信号としてＰ−ＯＮ（ＣＵＴあり）とＰ−ＯＮ（
ＣＵＴなし）とをもつようにされる。
まずＰＯＮ（ＣＵＴあり）により補助電源ユニット１６
ｉｊに電源投入が指示され中央処理装置系母線１−ｊに
接続されるチャネル３ ｊｏ等の電源が電源投入完了
状態でかつ補助電源ユニット１６−ｉｊが電源投入完了
状態となっていることが保障される時間後ＰＯＮ（ＣＵ
Ｔなし）を送出する。
ｉｊに電源投入が指示され中央処理装置系母線１−ｊに
接続されるチャネル３ ｊｏ等の電源が電源投入完了
状態でかつ補助電源ユニット１６−ｉｊが電源投入完了
状態となっていることが保障される時間後ＰＯＮ（ＣＵ
Ｔなし）を送出する。
そして電源オン信号Ｐ−ＯＮ（ＣＵＴなし）にもとづい
て電源切断信号線１８の内容が論理ｒＯＪとなったこと
をもって電源投入が完了したものとみなすようにされる
。
て電源切断信号線１８の内容が論理ｒＯＪとなったこと
をもって電源投入が完了したものとみなすようにされる
。
また上記電源投入完了状態となった以降において電源投
入信号線１７の内容が論理「１」にあるとき電源切断信
号線１８の内容が論理「１」となると、補助電源ユニッ
ト１６ｉｊにおいて異常が発生したものとみなすように
される。
入信号線１７の内容が論理「１」にあるとき電源切断信
号線１８の内容が論理「１」となると、補助電源ユニッ
ト１６ｉｊにおいて異常が発生したものとみなすように
される。
令状態監視部１１が電源オフ信号Ｐ−ＯＦＦを発してい
るものとすると、フリップ・フロップ１９はオフ状態に
あり、フリップ・フロップ２０はオン状態でかつフリッ
プ・フロップ２１はオフ状態にある。
るものとすると、フリップ・フロップ１９はオフ状態に
あり、フリップ・フロップ２０はオン状態でかつフリッ
プ・フロップ２１はオフ状態にある。
このために、第４図Ａ図示の如く状態監視部１１が信号
ＣＵＴ、を論理「１」とし補助電源ユニツｔ−１６−ｉ
ｊがオア回路２７をへて信号ＣＵＴ、を論理「１」とし
ている。
ＣＵＴ、を論理「１」とし補助電源ユニツｔ−１６−ｉ
ｊがオア回路２７をへて信号ＣＵＴ、を論理「１」とし
ている。
この状態のもとて状態監視部１１が電源オン信号Ｐ−Ｏ
Ｎ（ＣＵＴあり）を発すると、フリップ・フロップ１９
がセットされ、フリップ・フロップ２１がセットされる
。
Ｎ（ＣＵＴあり）を発すると、フリップ・フロップ１９
がセットされ、フリップ・フロップ２１がセットされる
。
これによって補助電源ユニツＮ６−ｉｊにおいて電源投
入が行なわれかつオア回路２７が論理「Ｏ」（アラーム
発生のない状態で）となって第４図Ａ図示の如く信号Ｃ
ＵＴｐを論理「Ｏ」とする。
入が行なわれかつオア回路２７が論理「Ｏ」（アラーム
発生のない状態で）となって第４図Ａ図示の如く信号Ｃ
ＵＴｐを論理「Ｏ」とする。
次いで状態監視部１１が電源オン信号ＰＯＮ（ＣＵＴな
し）を発すると、フリップ・フロップ２０がリセットさ
れて、第４図Ａ図示の如く信号ＣＵＴｓが論理「Ｏ」と
なる。
し）を発すると、フリップ・フロップ２０がリセットさ
れて、第４図Ａ図示の如く信号ＣＵＴｓが論理「Ｏ」と
なる。
これによって、電源切断信号線１８の内容が論理「０」
となり、状態監視部１１は投入完を知る。
となり、状態監視部１１は投入完を知る。
このときフリップ・フロップ２２はリセットされる。
第４図Ａ図示の如く、正常な状態が経過して状態監視部
１１が電源オフ信号Ｐ−ＯＦＦを発すると、フリップ・
フロップ１９，２１がリセットされ、フリップ・フロッ
プ２０がセットされる。
１１が電源オフ信号Ｐ−ＯＦＦを発すると、フリップ・
フロップ１９，２１がリセットされ、フリップ・フロッ
プ２０がセットされる。
即ち第４図Ａ図示の信号ＣＵＴｓおよびＣＵＴｐが論理
「１」となり、フリップ・フロップ２２はその時点で切
換装置５Ｗｉｊがオンしていれば終結シーケンスの終了
をまってセットされる。
「１」となり、フリップ・フロップ２２はその時点で切
換装置５Ｗｉｊがオンしていれば終結シーケンスの終了
をまってセットされる。
即ち切換装置５Ｗｉｊが切離される。
また第４図Ｂ図示の如く電源投入信号線１７が論理「１
」にある状態のもとて補助電源ユニット１６−１ｊにお
いてアラームが発生すると、オア回路２７が論理「１」
を発し、フリップ・フロップ２２をセットせしめ（終結
シーケンスの終了を待って）で切換装置ＳＷ ｉ ｊを
切離す。
」にある状態のもとて補助電源ユニット１６−１ｊにお
いてアラームが発生すると、オア回路２７が論理「１」
を発し、フリップ・フロップ２２をセットせしめ（終結
シーケンスの終了を待って）で切換装置ＳＷ ｉ ｊを
切離す。
一方この状態はアンド回路２５がオンすることによって
状態監視部１１に通知される。
状態監視部１１に通知される。
これによって状態監視部１１は異常を確認して電源オフ
信号Ｐ−ＯＦＦを発してフリップ・フロップ１９をリセ
ットし、フリップ・フロップ２０をセットする。
信号Ｐ−ＯＦＦを発してフリップ・フロップ１９をリセ
ットし、フリップ・フロップ２０をセットする。
以上説明した如く、本発明によれば、マルチプロセッサ
処理システムにおいて電源関係を統轄する状態監視部と
各切換装置などとの間の信号線の数を減少できる。
処理システムにおいて電源関係を統轄する状態監視部と
各切換装置などとの間の信号線の数を減少できる。
第１図は本発明が適用されるマルチプロセッサ処理シス
テムの一実施例構成、第２図は第１図図示の構成処理装
置の一実施例ブロック図、第３図は本発明に用いる一実
施例インタフェース構成、第４図Ａ、Ｂは本発明に用い
るインタフェースを説明する一実施例タイムチャート、
第５図は従来例を示す。 図中、１は中央処理装置、２は中央処理装置系母線、５
は周辺装置系母線、６は周辺装置系、８は構成処理装置
、ＳＷは切換装置、１１は状態監視部、１６は補助電源
ユニット、１７は電源投入信号線、１８は電源切断信号
線、２４は電源線を表わす。
テムの一実施例構成、第２図は第１図図示の構成処理装
置の一実施例ブロック図、第３図は本発明に用いる一実
施例インタフェース構成、第４図Ａ、Ｂは本発明に用い
るインタフェースを説明する一実施例タイムチャート、
第５図は従来例を示す。 図中、１は中央処理装置、２は中央処理装置系母線、５
は周辺装置系母線、６は周辺装置系、８は構成処理装置
、ＳＷは切換装置、１１は状態監視部、１６は補助電源
ユニット、１７は電源投入信号線、１８は電源切断信号
線、２４は電源線を表わす。
Claims (1)
- １ 複数台の中央処理装置系と複数群の周辺装置系とが
各中央処理装置系母線と各周辺装置系母線とを切換装置
を介してオン・オフすることによって連繋されるマルチ
プロセッサ処理システムにおいて、上記各切換装置に対
応して当該切換装置に電力を供給する補助電源ユニット
をもうけると共に上記各切換装置に対応するオン・オフ
処理を制御する状態監視部をもうけてなり、該状態監視
部は上記各切換装置に対応する補助電源ユニットに対し
て電源投入信号線と電源切断信号線とを配設すると共に
、上記各補助電源ユニットは、上記同一の電源切断信号
線を介して、上記対応する切換装置に対して電源切断信
号を発しかつ上記状態監視部に電源異常を通知するよう
にしたことを特徴とする切換装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55048995A JPS5840213B2 (ja) | 1980-04-14 | 1980-04-14 | 切換装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55048995A JPS5840213B2 (ja) | 1980-04-14 | 1980-04-14 | 切換装置制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56145451A JPS56145451A (en) | 1981-11-12 |
| JPS5840213B2 true JPS5840213B2 (ja) | 1983-09-03 |
Family
ID=12818784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55048995A Expired JPS5840213B2 (ja) | 1980-04-14 | 1980-04-14 | 切換装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840213B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533761Y2 (ja) * | 1987-09-25 | 1993-08-27 |
-
1980
- 1980-04-14 JP JP55048995A patent/JPS5840213B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533761Y2 (ja) * | 1987-09-25 | 1993-08-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56145451A (en) | 1981-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5840213B2 (ja) | 切換装置制御方式 | |
| JPS5816484B2 (ja) | マルチプロセツサ処理システム | |
| JPH0739074A (ja) | 受変電設備 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JPH04133615A (ja) | 保護継電装置 | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| JP3290017B2 (ja) | 集中監視制御装置 | |
| JPS6242646A (ja) | 回線切替装置の制御方式 | |
| JP2795844B2 (ja) | ルート初期設定方式 | |
| JPS6113627B2 (ja) | ||
| JPH01109454A (ja) | 入出力装置の制御方式 | |
| JPS62107638A (ja) | 電源制御方式 | |
| JPS5816496B2 (ja) | マルチプロセツサ処理システムの電源異常制御方式 | |
| JPH0261828B2 (ja) | ||
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS61147343A (ja) | 二重化システム疎結合方式 | |
| JPS56162167A (en) | Switching system for dual computers | |
| JPS6316781B2 (ja) | ||
| JPS60142431A (ja) | 計算機 | |
| JPS60156158A (ja) | 入出力制御切替方式 | |
| JPH03251903A (ja) | プログラマブルコントローラのインタフェースモデュール | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPS62138942A (ja) | 情報処理装置 | |
| JPS62226301A (ja) | 多重化制御装置 |