JPS5875910A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPS5875910A
JPS5875910A JP56175500A JP17550081A JPS5875910A JP S5875910 A JPS5875910 A JP S5875910A JP 56175500 A JP56175500 A JP 56175500A JP 17550081 A JP17550081 A JP 17550081A JP S5875910 A JPS5875910 A JP S5875910A
Authority
JP
Japan
Prior art keywords
current
transistors
transistor
constant current
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56175500A
Other languages
English (en)
Other versions
JPH0359604B2 (ja
Inventor
Yojiro Fukushima
福嶋 洋次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56175500A priority Critical patent/JPS5875910A/ja
Publication of JPS5875910A publication Critical patent/JPS5875910A/ja
Publication of JPH0359604B2 publication Critical patent/JPH0359604B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、少ない消費電流で動作を行なうとともに、低
い電源電圧でも動作金する増幅器に関するものである。
まず従来の増幅器を第1図に示して説明する。
1け同相入力端子、2は逆相入力端子、21は出力端子
、20は電源端子、22け接地端子、3゜5.7,8,
9,10,13,14,15.18゜19はトランジス
タ、16.17はダイオード、4.6,11.12は抵
抗である。この従来例では初段増幅段全差動対トランジ
スタ7.8,9゜1oで構成し、2段目増幅段をトラン
ジスタ13゜14のダーリントン接続で構成し、出力段
をトランジスタ18.19の5xpp接続で構成してい
る。そして出力端子21と逆相入力端子2の間にフィー
ドバック抵抗全接続することによりフィードバック量に
応じた利得の増幅器として動作する。
ここで各増幅段をみると、初段J’+’J幅段と2段目
増幅段けいず扛もA級で動作し、出力段のみがB級動作
を行なっている。従って初1反差動増輻段:13・よひ
2段目増幅段には無信号時にも各々バイアス電流が流扛
ている。
以下には特に電流値の大きい2段目増幅段について述へ
る。出力端子に接続する負荷インピーダンスfaL、 
 出力トランジスタ18.19の電流増幅率khpE、
最大出力振幅ffiVomとすると、2段目増幅kk構
成するトランジスタ14の動作にで決まり、十分に低い
負荷抵抗と、十分に高い出力電圧を得るには、相当大き
なバイアス電流を必要とするものである。まだ電源端子
20からトランジスタ15のエミッターコレクタ、トラ
ンジスタ18のベース−エミッタ、トランジスタ19の
エミッターベース、トランジスタ14のコレクターエミ
ッタを経て接地端子22へ流れる電流の経路を考えると
、電源端子20の電圧として少なくともベースエミッタ
順方向電圧(以下VBEと示す。)の2倍と、コレクタ
エミッタ飽和電圧(以下VCESATと示す。)の2倍
の合計即る2 VBE + 2 VCESATもの筒い
電圧が必要であるという欠点を有するものであった。
本発明はかかる欠点全改善するものであり、2段目増幅
段以俊の増幅段がすべてB級動作が可能であるような初
段差動増幅段全構成して2段目以後の増幅段のバイアス
電流を減少させると同時に、電源端子に必要である敢低
電圧を低下させた憂扛だ増幅器全提供するものである。
以下に本発明の一実施例を図面にもとづいて説明する。
第2図には本発明の第1の実施例を示して説明する。3
1は同相入力端子、32は逆相入力端子で差動対を構成
する第1および第2のトランジスタ33.34のそ扛ぞ
扛のベースに接続される。
35は第1の定電流源であり、第1および第2のトラン
ジスタ33.34より成る初段差動増幅段の動作電流を
与える。令弟1の定電流源36の電流値を工1とする。
36.37は第2および第3の定電流源で各々電流1I
c2 、IC3とし、前記工1との関係全次式の−i!
1Vとする。
工1−2・IC2−=2・xc3・旧用用・・・・・(
1)またトランジスタ33のコレクタをトランジスタ3
8のベースに装脱し、トランジスタ38にベース電流が
流れたとき出力端子39より信号電流を吸収する様に構
成する。さらにトランジスタ34のコレクタをトランジ
スタ4oのベースに接続し、このトランジスタ4oのコ
レクタをトランジスタ41のベースに装脱して、トラン
ジスタ4oおよび41にベース電流が流nだとき出力端
子39に信号電流上流し出す様に構成する。なおP N
 P トランジスタ41とN )’ N )ランジスタ
38は各々互いに逆極性のトランジスタであって、各々
のコレクタを互いに接続して出力端子39としたもので
ある。ここでは42は電源端子、43は接地端子である
上記第2図の実施例において無信号状態を考えると、(
1)式よりトランジスタ33および34の各コレクタ電
流はすべて定電流源36および37に訛nこむため、ト
ランジスタ4oおよびトランジスタ38のベース電流は
流れず、トランジスタ41および38はカットオフの状
態ヲ作っ。
合同相入力端子31と逆相入力端子32の間に信号電圧
が入力さ扛、同相入力端子31の電位が逆相入力端子3
2の電位よりも大きいときを考える。この場合トランジ
スタ34のコレクタ電流が工C3よりも大きくなるだめ
、増加分がトランジスタ40のベースへ流れ込み、トラ
ンジスタ40およびトランジスタ41をアクティブ状態
として出力端子39に信号電流を流し出す。寸だ同相入
力端子31の電位が逆相入力端子32の電位」:9小さ
いときは、トランジスタ33のコレクタ電流がIC2よ
り太きくなるだめ、その増加分がトランジスタ38のベ
ース電流となって出力端子39から信号電流を吸収する
。この様に信号の正の半周期でトランジスタ41がアク
ティブとなり、負の半周期でトランジスタ38がアクテ
ィブとなる。
即ちB級動作を行なうことになる。以−]このように初
段を除いて2段目以降iB級動作の増幅段とすることが
でき、消費電力の減少と電源電圧の低下を実現すること
が可能となった。
次に第2の実施例を第3図に示して説明する。
本実施例は第2図の実施例に対して、第1の定電流源と
してトランジスタ44のカレントミラーを用い、第2の
定電流源としてトランジスタ48、抵抗49の直列回路
を、第3の定電流源としてトランジスタ61、抵抗62
の直列回路を用いている。またトランジスタ33,34
よV成る初段差動増幅段の出力と出力コンブリメンタリ
ートランジスタ41および38との結合として、ダイオ
ード54、抵抗66、トランジスタ4oとダイオード5
6からなるカレントミラー、およびダイオード68と抵
抗69のカレントミラーを用いたものである。
第1の定電流源の電流値工1は、トランジスタ44とト
ランジスタ45のカレントミラーのミラー係数を1とし
ているので抵抗61に流れる電流IRと一致する。次に
$2の定電流源の電流値IC2i考える。トランジスタ
46とトランジスタ46より成るカレントミラーのミラ
ー係数は1である。トランジスタ5oとトランジスタ4
8より成るカレントミラーは面積比2:1を有するだ□
め、仮に抵抗49の効果全無視すると、ミラー係9  
 、 数は棒である。従ってトランジスタ48のコレク流源の
電流値IC3は、IC2と同様の構成で、トランジスタ
46とトランジスタ47よV成るカレントミラーのミラ
ー係数が1.トランジスタ53とトランジスタ61より
成るカレントミラーのミラー係数が抵抗62の効果を無
視して凭であ等しいので 工1−2・I (32:2・工C3・・・・・・・・・
・・・(2)が成立し、第2図の例と同様にB級動作と
なる。
なお第3図の例における抵抗49と62は、する効果を
もち、この抵抗による電流分が初段増幅段の出力バイア
ス電流であり、2段目増幅段以後の各増幅段の無信号特
電流を決定するとともにB級アンプ欠点であるスイッチ
ングひずみ、クロスオーバひずみの改善を行なうもので
ある。
信号の増幅動作は以下の通りである。同相入力端子31
に逆相入力端子32に対して正極性の信0 号が入力きれると、初段増幅段がトランジスタ33とト
ランジスタ34の差動対の動作によりトランジスタ34
のコレクタ電流が入力信号のqm倍たけ増加する。qm
はトランジスタ33とトランジスタ34の差動対の相互
コンダクタンスである。この信号の増加分はカレントミ
ラー56とカレントミラー61で各ミラー係数に対応し
て増幅され、出力端子39から負荷へ出力信号電流を流
し出し出力信号の正極性の部分を成す。まだ同相入力端
子31に、逆相入力端子32に対して負極性の信号が入
力されると、前述の正極性の場合と同様にトランジスタ
33のコレクタ電流が増加する。この信号の増加分がカ
レントミラー60でミラー係数に対応して増幅され出力
端子39を経て負荷から出力信号電流を吸収し出力信号
の負極性の部分を成す。第3図においてカレントミラー
67はミラー係数1.カレントミラー66とカレントミ
ラー6oのミラー係数は各々抵抗65と抵抗69で決ま
る値をもつ。
ここで入力信号がないときの消費電流について11 述べる。この場合トランジスタ33とトランジスタ34
のコレクタ電流は等しく、各々のベース電流全無視する
と第1の定電流源の電流11の半分に等しくなる。こt
に対し第2お」:び第3の定電トミラー60に流れ込み
、トランジスタ38のjl(信号待電流はミラー係数に
対応した値となる。差分の他の一方(ニー I G 3
 )はカレントミラー65に流れ込み、トランジスタ4
0のコレクタ′「E流はミラー係数に対応した値をもつ
とともに同じ電流がトランジスタ40とトランジスタ4
1に流れる。各カレントミラーに流れる電流は微少信号
時のミラー係数の直線性を補償するのに十分な値で良く
、従来例に示しだ様に負荷抵抗の大きさに応じた値上必
要としない。更にカレントミラーが微少信号においても
ミラー係数、の直線性が作たれ1ま た理想的な場合には無信号時の各カレントミラーの電流
値は零であっても動作する完全なり級動作が可能であり
、より低消費電流化することも可能である。
一方本回路の最低動作電圧は電源端子42からトランジ
スタ44のエミッターコレクタ、トランジスタ33又は
34のエミッターコレクク、トランジスタ38又は40
のベース−エミッタへ流れる電流の経路で決定1れ、1
VBE + 2 VcEsxTトftり電圧値として約
1.1v程厩である。これも従来のものに比べて小さく
することが可能となった。
上記第3図の実施例では2段目以後の増幅段全8級にす
ることが可能であり、消費電力の低減と電源電圧を低く
設定することが可能である。σらに本実施例ではミラー
係数を変化σぜるという簡単な回路変更でAB級動作を
行なわせることができ、B級方式の欠点であるスイッチ
ングひずみ、クロスオーバひずみの性能が要求される回
路にも適用でき、消費電流の低下に大きく寄与するもの
である。捷だ最低、勤、作電圧においても従来の構成の
ものに比べて大さく下まわり、消費電流の低下と合わせ
て、ボータプル機器の小型軽量化を可能ならしめる。
3 さらに第3図の初段差動増幅段は、第4図、第6図のよ
うに構成することもできる。すなわち第4図ではトラン
ジスタ33.34に代えて電界効果型トランジスタ62
.63’(5用いたものである。
まだ第6図ではトランジスタ33に代えてトランジスタ
64.66のダーリントン接続、トランジスタ34に代
えてトランジスタ66.67のダーリントン接続を用い
た場合である。これらの構成になる初段差動増幅段でも
、2段目以1ヰをB級増幅器で構成でき、またカレント
ミラーの調整によりAB級動作を行なわせることも可能
である。また上記では初段のトランジスタ33 、34
−iPNP型としたが、これはNPN型であっても同様
に構成可能である。
以上のように本発明によれば、初段を差動増幅器で構成
し以後の増幅段をB級またはAB級動作の構成とするこ
とが可能であるため、消費電力を少なくすることができ
、また動作可能な電源電圧を低く設定することができる
ので集積化にも有利であり、機器の小型、軽量化にも大
きく寄与する 4 ものでめる。
【図面の簡単な説明】
第1図は従来の増幅器の構成図、第2図は本発明の実施
例全示す構成図、第3図は他の実施例の構成図、第4図
、第6図は妊らに他の実施例の要部を示す構成図である
。 31・・・・・・同相入力端子、32・・・・・・逆相
入力端子、33.34・・・・・・トランジスタ、35
・・・・・・第1の電流源、36・・・・・・第2の電
流源、37・・・・・・第3の電流源、38,40.4
1・・・・・・トランジスタ、39・・・・・・出力端
子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名(\ N      〜         〜\     \
        \

Claims (6)

    【特許請求の範囲】
  1. (1)差動対全構成する第1のトランジスタと第2のト
    ランジスタとを有し、第1および第2のトランジスタの
    共通エミッタと電源供給回路の一端との間に第1の定電
    流源を挿入接続し、第1および第2のトランジスタの各
    コレクタと電源供給回路の他の一端との間にそれぞれ第
    2の定電流源と第3の定電流源を挿入接続し、第1およ
    び第2のトランジスタのベースを差動入力とし、この第
    1および第2のトランジスタのコレクタ全差動出力とし
    たことを特徴とする増幅器。
  2. (2)第2および第3の定電流源の電流値上第1および
    第2のトランジスタのコレクタに流れるバイアス電流値
    に実質的に筈しくすることにより、無信号入力時の出力
    電流即ち出力バイアス電流を零となし、次段にB級動作
    を行なわせることを特徴とする特許請求の範囲第1項記
    載の増幅器。
  3. (3)第2および第3の定電流源の電流値上第1および
    第2のトランジスタのコレクタに流れるバイアス電流値
    より小さくすることにより、出力バイアス電流全次段に
    供給し、次段にAB級動作を行なわせること全特徴とす
    る特許請求の範囲第1項記載の増幅器。
  4. (4)第1.第2および第3の定電流源全カレントミラ
    ーで構成したこと一10徴とする特許請求の範囲第1項
    記載の増幅器。
  5. (5)差動出力を互いに逆極性のトランジスタのベース
    にそれぞれ結合させ、この2つのトランジスタのコレク
    タ同士を接続して出力端子となし、この2つのトランジ
    スタのそれぞれのエミッタを電源の両端に接続すること
    Wt=徴とする特許請求の範囲第1項記載の増幅器。
  6. (6)差動出力をそれぞれカレントミラーを介して逆極
    性のトランジスタのベースに結合したこと全特徴とする
    特許請求の範囲第1項記載の増幅器。
JP56175500A 1981-10-30 1981-10-30 増幅器 Granted JPS5875910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56175500A JPS5875910A (ja) 1981-10-30 1981-10-30 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56175500A JPS5875910A (ja) 1981-10-30 1981-10-30 増幅器

Publications (2)

Publication Number Publication Date
JPS5875910A true JPS5875910A (ja) 1983-05-07
JPH0359604B2 JPH0359604B2 (ja) 1991-09-11

Family

ID=15997121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56175500A Granted JPS5875910A (ja) 1981-10-30 1981-10-30 増幅器

Country Status (1)

Country Link
JP (1) JPS5875910A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199959A (ja) * 1975-01-29 1976-09-03 Rca Corp

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199959A (ja) * 1975-01-29 1976-09-03 Rca Corp

Also Published As

Publication number Publication date
JPH0359604B2 (ja) 1991-09-11

Similar Documents

Publication Publication Date Title
JP3383042B2 (ja) 差動入力回路
US5475343A (en) Class AB complementary output stage
JPS5940321B2 (ja) B級シングル・エンデツド・ブツシユプル増幅回路
EP0475507B1 (en) Amplifier arrangement
JPS6212692B2 (ja)
JPH05110341A (ja) 低歪差動増幅器回路
US5382919A (en) Wideband constant impedance amplifiers
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
JPS613511A (ja) 差動増幅器回路
US4271394A (en) Amplifier circuit
JPS6262084B2 (ja)
US3936731A (en) Amplifier with fast recovery after input signal overswing
JPS5875910A (ja) 増幅器
US6300836B1 (en) High gain, wide band amplifier
EP0518673B1 (en) Fast buffer
US4103246A (en) Switchable current amplifier
US5122759A (en) Class-A differential amplifier and method
JPH03108756A (ja) 複合pnpトランジスタ
JP2003158427A (ja) 増幅回路
JPS58136119A (ja) 増幅回路
JP2759156B2 (ja) 増幅回路
US20030107437A1 (en) High speed linear variable gain amplifier architecture
JP3733215B2 (ja) 増幅回路
JPS6029247B2 (ja) プツシユプル増幅器
JPS6119549Y2 (ja)