JPS5872231A - 入出力処理制御方式 - Google Patents

入出力処理制御方式

Info

Publication number
JPS5872231A
JPS5872231A JP16977281A JP16977281A JPS5872231A JP S5872231 A JPS5872231 A JP S5872231A JP 16977281 A JP16977281 A JP 16977281A JP 16977281 A JP16977281 A JP 16977281A JP S5872231 A JPS5872231 A JP S5872231A
Authority
JP
Japan
Prior art keywords
command
input
area
contents
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16977281A
Other languages
English (en)
Inventor
Sachiyo Torii
鳥居 幸代
Midori Yamamoto
緑 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16977281A priority Critical patent/JPS5872231A/ja
Publication of JPS5872231A publication Critical patent/JPS5872231A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本尭明は入出力処理制御方式に関し、%に主記憶装置に
コマンドリストと、データバッフrtそな先入出力処理
ルーチンの制御のtとに上記コマンドリスト内のコマン
ド管式出方装置に送出し。
該コマンドにもとづき当該入出力装置が上記データバッ
ファとの間でデータ転送を行なうデータ処理システムに
おいて、コマンドリスト領域を小さくすることをOr能
にした入出力処理制御方式に関する。
第1rl!Jは一般的なデータ処理システムの構成図で
あり9図中lid主記憶装置(MM)、2は中央処理装
置(CPU)、3はチャネル装置(an)、番は入出力
装置(工0)である。このようなデータ処理システムに
おいて、主記憶装置1と入出力装置番との閾でデータ転
送を行なう場合、一般には主記憶装置1上にコマンドリ
ストおよびデータバッファがもうけられコマンドリスト
上のコマンドを順次、入出力装置4@に通知しこれにも
とづいて人出方装置番がデータバッファ上のデータバッ
フんだり、あるiは逆にデータバッファ上にデータを誉
込んでゆくようにしている0 t42図は、従来例におけるコマンドリスト、データバ
ッファ等の関係を示す図であり1図中10はコマンドリ
スト、11にC10HRR領域、12はデータバッファ
、工3−1〜13−nはコマンド。
14−1〜14−nはコマンドチェインの有無を示すフ
ラグ領域である。112図の例ではコマンドリストは、
nエントリからなり、j&初81imKコマンドが設定
され、以下7[ADコマンドが連続して設定されている
。(1! 0HRR領域11は対象入出力装置が磁気デ
ィスク、フロッピィディスク等の場合、それらの装置内
のシリンダ番号、ヘッド番号。
セクタ番号等を指定する丸めの領域である0データバツ
フア12は、READコマンドが設定された場合には、
入出力装置からのデータが書込まれ、また図示しないW
R工Tl1lコマンドが設定された場合にはその内容が
入出力装置へ送出される領域である。
萬2図に示すように、従来においては1回の71−ドウ
エアアクセスに対して1つのコマンドが対応しているた
め、同一コマンドが*aUg1絖〈ような場合に扛コマ
ンドリスト領域が大きくなり、他の処理のための領域が
小さくなってしまうという間一点があった。
本発f!Aは、上記問題点を解決し主記憶装置のメそり
領域を有効に利用できるようにすることを目的とし、そ
してその丸め本発明は主記憶装置にコマンドリストと、
データバッファtそなえ入出力逃場ルーチンの制御の4
とに上記コマンドリスト円のコマンドを入出力装置に送
出し、該コマンドにもとづき当該入出力装置が上記デー
タバッファとの闇でデータVat−行なうデータ処理シ
ステムにおいて、上記コマンドリストの1エントリ内に
当該コマンドの繰返し実行回数を記憶する領域tもうけ
るとともに、上記入出力処理ルーチン内にコマンド繰返
し回数カウント手段tもうけ1人出力処理に際し、当該
入出力処理の対象コマンドを上記記憶領域に保持されて
しる夾行回数分だけ入出力装置に送出するようにし九こ
とVt%黴とする。
以下1本発明を図(2)により説明する◎JiS図は本
発明による実施例において、主記憶     ′装置上
にもうけられる各種領域の構成を示す図である。図中1
1と12は第2図図示のものと同一のもの、20はコマ
ンドリスト、21−1と21−2 iJ コマンド% 
22−1と22−5Jj、コマンドチェイン指示フラグ
、23はコマンド繰返し実行回数記憶領域、24は入出
力処理ルーチン、25はカウンター域、26はアクセス
アドレス指示滅域である。
を九、第4図は第3図図示の入出力処場ルーテ/24の
処理手1−を説明する動作フロー図である。
以下に、第4図を参照しつつ第3図の動作を説明する。
まず1図示しない処理プログラムが、入出力装置例えば
フロッピィディスクからデータを読込もうとするとき、
当該処珈プログラムは、コマンドリスト20を作成する
。このとき当該処理プログラムは、 O(!HFIF懺
域11領域ロッピィディスクのアクセスアドレスを設定
するとともに、コマンドリスト20に81[Kコマンド
および]’1lCADコマンドを設定する。88にコマ
ンドのエントリには。
0011FIR@域11のアドレスが格納されるように
なっている。さらに1本発明において特畝的なことはデ
ータ転送用のコマンド(この例では、RIIiADコマ
ンド)のエントリに当該コマンドの繰返し実行回数を記
憶するためのコマンド繰返し実行回数記憶領域23がも
うけられている点でToり、上記した図示しない処理プ
ログラムは、この領域23に、コマンド綽返し実行回数
をあらかじめ設定するO なお、 FIICADコマンドのエントリ内の他の領域
には、データバッファ12の先頭アドレスが初期設定さ
れる。
上記の如く、各部の初期設定がなされた後、入出力装置
であるフロッピィディスクからの割込みにより入出力処
理ルーチン24が起動される。起動された入出力処理ル
ーチン24はまず状態チェックを行ない、入出力装置系
にエラーがないととt確認し1次にカウンタ領域850
内答とコマンド繰返し実行回数記憶領域23の内容とを
比較する。なお、カウンタ領域25の内容は初期状態に
おいては10”にクリアされている。この比較の結釆1
両省の内容が一致していなければ、カウンタ領域25の
内容を+1するとともに、アクセスアドレス指示領域2
6の内容f:更新し、その結果tREADコマンドエン
トリの所定部に格納する。そして、仁の後コマンドセッ
ト動作、すなわち、コマンドリストからコマンドリスト
上してフロッピィディスクに与える動作が行なわれる。
これにより。
フロッピィディスクからの割込みに対する入出力処理ル
ーチン24の処理は終了し1次の割込みを待つことにな
る。
そして以下同様に、フロッピィディスクからの割込みが
発生するごとに入出力処理ルーチン2番が起動される。
入出力処理ルーチン24は、上記したのと同4I!に状
態チェックを行ない、入出力装置系にエラーがないこと
を確認し1次にカラ/り領域25の内容とコマンド繰返
し実行回数記憶領域23の内容とを比較する。そして、
この両者の内容が一致していない間は、フロッピィディ
スクからの割込みごとに、入出力処理ルーチン24に、
カウンタ領域25の内容の+1動作、アクセスアドレス
指示領域260内谷の更新動作およびアクセスアドレス
指示領域26の内容のRIADコマンド二ントリントリ
所定部納動作を行なった上でコマンドセット動作、すな
わちコマンドリストからコマンドを続出してフロッピィ
ディスクに与える動作を繰返し行なってゆく。
一方、カウンタ領域25の内容とコマンドエンし実行1
g1e、記憶領域23の内容が一致し九ときは。
当該コマンドの終了時点であり、この場合入出力処理ル
ーチン24a1次のコマンドが用意されているか否かを
コマンドチェイン指示フラグ22−2により判定する。
第3図図示の例では、該7ラグ22−2が101でTo
9次のコマンドが存在しないことを示しているので、入
出力処理ルーチン24は1図示しないイベント・コント
ロール・ブロック(Event  Control  
l1oak)へ終了情報をセットするとともに、誼イベ
ント・コントロール・ブロックへ完了通知を行なって動
作を終了する@なお、上記におiてコマンドチェイン指
示ツラグ22−2が第3図図示の例とは反対に、@l”
となっていればこのときは113図図示コ!ンドリスト
20の下部破線部分に次に実行されるべきコマンドが用
意されており、この場合には入出力石塊ルーチン24は
カウンタ領域25の内容をクリアする。そして1次に実
行すべきコマンドのエントリ中の各種の所要情報(コマ
ンド情報)tコマ/トリストから填出して先にフロッピ
ィディスクに送出(コマンド情報セット)してから、コ
マンドセット動作すなわち、コマンドリストから当該コ
マンドを続出してフロッピィディスクに与える動作を行
なう。なお、コマンド情報セット動作の罰に1図示しな
いコマンドアドレスポインタが+4され1次に実行すべ
きコマンド位置を指示するようにされている。
上記谷動作は、入出力装置系が正常の場合の動作である
が、状態チェックの紹釆、エラーありと判定されれば、
エラー情報が図示しないイベント・コントロール・ブロ
ックにセットされるとともに。
該イベント・コントロール・ブロックに完了通知がなさ
れて入出力処理ルーチン24の動作は終了する。
以上の説明から明らかなように、本発明によれば同一コ
マンドが連続してもコマンドリスト上には単一のコマン
ドエン)IJt用意するだけでよく。
コマンドリスト領域の有効利用を計る仁とができる。
なお、上記実施例は入出力装置としてフロッピィディス
ク、コマンドとしてF4EAD−jwンドを使用した場
合を示しているが1本発明はこれに限定されるものでは
ないことは、明白である0
【図面の簡単な説明】
第1図は一般的なデータ処理システムの構成図。 第2図は従来例におけるコマンドリスト等を示す図、第
3図は本発明による実施例の構aを示す図。 第4図は入出力処理ルーチンの処理手順を説明する動作
フロー図である。 第3図において、1mは0OHRR領域、12はデータ
バッファ、20はコマンドリスト、23はコマンド繰返
し実行回数記憶領域、24は入出力処理ルーチン、25
はカウンタ領域、26はアクセスアドレス指示領域であ
る。

Claims (1)

    【特許請求の範囲】
  1. 主記憶装置にコマンドリストと、データバッファtそな
    え入出力処理ルーチンの制御のもとに上記コマンドリス
    ト内のコマンドを入出力装置に込出し、該コマンドにも
    とづきM!A該入出入出力装置記データバッファとの閾
    でデータ転送を行なうデータ処理システムにおいて、上
    記コマンドリストの1エントリ内に当該コマンドの繰返
    し実行回数を記憶する領域をもうけるとともに、上記入
    出力処理ルーチン内にコマンド繰返し回数カウント手段
    をもうけ入出力処理に際し、当該入出力処理の対象コマ
    ンドを上記記憶領域に保持されている実行回数分だけ入
    出力装置に送出するようにしたことt%黴とする入出力
    処理制御方式。
JP16977281A 1981-10-23 1981-10-23 入出力処理制御方式 Pending JPS5872231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16977281A JPS5872231A (ja) 1981-10-23 1981-10-23 入出力処理制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16977281A JPS5872231A (ja) 1981-10-23 1981-10-23 入出力処理制御方式

Publications (1)

Publication Number Publication Date
JPS5872231A true JPS5872231A (ja) 1983-04-30

Family

ID=15892570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16977281A Pending JPS5872231A (ja) 1981-10-23 1981-10-23 入出力処理制御方式

Country Status (1)

Country Link
JP (1) JPS5872231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313131A (ja) * 1991-04-11 1992-11-05 Nec Corp 同期端局装置制御システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313131A (ja) * 1991-04-11 1992-11-05 Nec Corp 同期端局装置制御システム

Similar Documents

Publication Publication Date Title
US6735642B2 (en) DMA doorbell
JPH07311726A (ja) 計算システムおよび関連する方法
JPS6040067B2 (ja) 分散制御型多重処理システム
US8650336B2 (en) Direct memory access (DMA) device with event mover that moves event from event calendar to expired event queue without management of central processing unit
US6012107A (en) Hardware control block delivery queues for host adapters and other devices with onboard processors
JPS5872231A (ja) 入出力処理制御方式
US5343557A (en) Workstation controller with full screen write mode and partial screen write mode
JP3655930B2 (ja) データ処理システムにおいてレジスタをアンスタッキングする方法および装置
JPS623361A (ja) ステ−タス通報方式
JPS63305445A (ja) 電源切断時のデ−タ書込み方式
JPH04213126A (ja) ソフトウェアテスト方式
JPH0227424A (ja) ジョブ自動起動方式
JPS6048563A (ja) チャネル制御方式
JPS59151242A (ja) デ−タ駆動型計算機の待ち行列制御方式
JPH05143331A (ja) 仮想記憶制御における命令中断情報制御方式
JPH03158943A (ja) バッファ記憶・転送方式
JPH03154919A (ja) 付加演算装置制御方式
JPS63208945A (ja) 情報処理装置
JPS5945541A (ja) 通信バツフア制御装置
JPH0115094B2 (ja)
JPS61240355A (ja) 入出力デ−タ処理方式
JPS58225469A (ja) マルチプロセツサ制御方式
JPS5990130A (ja) デ−タバツフア制御方式
JPS6254348A (ja) フアイルの障害処理方式
JPS63137350A (ja) チヤネルプログラム実行制御方式