JPS5945541A - 通信バツフア制御装置 - Google Patents
通信バツフア制御装置Info
- Publication number
- JPS5945541A JPS5945541A JP57155365A JP15536582A JPS5945541A JP S5945541 A JPS5945541 A JP S5945541A JP 57155365 A JP57155365 A JP 57155365A JP 15536582 A JP15536582 A JP 15536582A JP S5945541 A JPS5945541 A JP S5945541A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- communication
- received data
- program
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信バツファ制御装置の改良に関りるもので
ある。
ある。
通信を利用するシステムにおいて、通信バツファの取り
扱いは、システムを効果的に運用する上で重要なことで
ある。とくに、分散形のプロセス制御装置のように、通
信がシステムの重要な構成要件になっているものにおい
ては、効率のよい通信バッファ制御が必要である。以下
、本発明を、分散系制御装置における通信バッファの制
御に適用した場合を例にあげて説明するが、本発明は、
それに限定されるものではない。
扱いは、システムを効果的に運用する上で重要なことで
ある。とくに、分散形のプロセス制御装置のように、通
信がシステムの重要な構成要件になっているものにおい
ては、効率のよい通信バッファ制御が必要である。以下
、本発明を、分散系制御装置における通信バッファの制
御に適用した場合を例にあげて説明するが、本発明は、
それに限定されるものではない。
分散形制御装置は、第１図のように、インテリジェンス
を有する複数の制御ステーショ１〜１ｋを制御対象の各
所に分散配置し、インテイジェンスを有する複数の監視
操作ステーション２〜２ｍをオペレータ所在地域に配置
して、これらのステーションを通信線３で結び、各制御
ステーション１〜１ｋ（以下総称して１とする）にそれ
ぞれの区域を分担制御せるとともに、監視操作ステーシ
ョン２〜２ｍ（以下総称して２とする）によって、装置
全体に対するオペレータあるいは上位計算機による監視
と操作を行なうようにしたものである。このような装置
においては、制御ステーション１と監視ステーション２
の間、あるいは制御ステーション１同士もしくは監視操
作ステーション同士の間で種々の通信が行なわれる。
を有する複数の制御ステーショ１〜１ｋを制御対象の各
所に分散配置し、インテイジェンスを有する複数の監視
操作ステーション２〜２ｍをオペレータ所在地域に配置
して、これらのステーションを通信線３で結び、各制御
ステーション１〜１ｋ（以下総称して１とする）にそれ
ぞれの区域を分担制御せるとともに、監視操作ステーシ
ョン２〜２ｍ（以下総称して２とする）によって、装置
全体に対するオペレータあるいは上位計算機による監視
と操作を行なうようにしたものである。このような装置
においては、制御ステーション１と監視ステーション２
の間、あるいは制御ステーション１同士もしくは監視操
作ステーション同士の間で種々の通信が行なわれる。
このような分散形制御装置において、個々の制御ステー
ション１の信頼性を高めるために、その冗長化が行なわ
れる。冗長化の手法としては、経済性の見地から、ｎ＋
１冗長化が採用される。ｈ＋１冗長化を採用した分散形
制御装置としては第２図のようなものがある。
ション１の信頼性を高めるために、その冗長化が行なわ
れる。冗長化の手法としては、経済性の見地から、ｎ＋
１冗長化が採用される。ｈ＋１冗長化を採用した分散形
制御装置としては第２図のようなものがある。
第２図において、４＋〜４ｎはプロセス制御ユニット、
５はクラスタ制御ユニット、６は冗長ユニット、７は内
部通信線である。プロセス制御ユニット４〜４ｎとクラ
スタ制御ユニット５と冗長ユニット６は、内部通信線７
によって相互接続され、１つの制御ステーションを構成
する。このような制御ステーションをその形態に囚んで
クラスタ（房）と呼ぶ。各クラスタは、クラスタ制御ユ
ニット５を通じて通信線路３に接続される。
５はクラスタ制御ユニット、６は冗長ユニット、７は内
部通信線である。プロセス制御ユニット４〜４ｎとクラ
スタ制御ユニット５と冗長ユニット６は、内部通信線７
によって相互接続され、１つの制御ステーションを構成
する。このような制御ステーションをその形態に囚んで
クラスタ（房）と呼ぶ。各クラスタは、クラスタ制御ユ
ニット５を通じて通信線路３に接続される。
プロセス制御ユニット４〜４、クラスタ制御ユニット５
および冗長ユニット６はいずれもインテリジェンスを持
っており、例えば、第３図、および第４図のようなそれ
ぞれの構成される。
および冗長ユニット６はいずれもインテリジェンスを持
っており、例えば、第３図、および第４図のようなそれ
ぞれの構成される。
第３図において、プロセス制御ユニット４ｉ〈；＝１−
・１１）は、内部通信制御器ＮＣＭと、プロセッサＮＰ
Ｕと、メモリＮＭＵと、入出力器１／Ｏを持っている。
・１１）は、内部通信制御器ＮＣＭと、プロセッサＮＰ
Ｕと、メモリＮＭＵと、入出力器１／Ｏを持っている。
これらの各コンポーネントはデータバスＤＢＳによって
相互に接続奥されて、インテリジェントなプロセス制御
ユニットを形成している。プロセッサＮＰＵとメモリＮ
ＭＵがインテリジェンスの中枢をなす。入出力データは
メモリＮＭＵに記憶され、プロセッサＮＰＵによって、
プロセス制御用のデータ処理がなされる。データ処理に
際しては、メモリＮＭＵ中のデータベースが用いられ、
このユニットが担当しているプロセスに適したデータ処
理が行なわれる。
相互に接続奥されて、インテリジェントなプロセス制御
ユニットを形成している。プロセッサＮＰＵとメモリＮ
ＭＵがインテリジェンスの中枢をなす。入出力データは
メモリＮＭＵに記憶され、プロセッサＮＰＵによって、
プロセス制御用のデータ処理がなされる。データ処理に
際しては、メモリＮＭＵ中のデータベースが用いられ、
このユニットが担当しているプロセスに適したデータ処
理が行なわれる。
内部通信制御器ＮＣＭは、内部通信せん７に対する通信
を制御するとともに、ダイレクト・メモリアクセス（Ｄ
ＭＡ）によってメモリＮＭＵと入出力器Ｉ／Ｏにアクセ
スする機能を持っている。このような機能は、通信制御
器ＮＣＭに内蔵されたマイクロプログラムによって実現
される。
を制御するとともに、ダイレクト・メモリアクセス（Ｄ
ＭＡ）によってメモリＮＭＵと入出力器Ｉ／Ｏにアクセ
スする機能を持っている。このような機能は、通信制御
器ＮＣＭに内蔵されたマイクロプログラムによって実現
される。
第４図のクラスク制御ユニット５も、同様な内部通信制
御器ＮＣＭ、プロセッサＮＰＵ、およびメモリＮＭＵを
持っており、さにその他に外部通信制御器ＦＣＡを持っ
ている。外部通信制御器下ＣＡｍＤＭＡ機能を持つもの
である。これらの各コンポーネントもデータバスＤＢＳ
によって相互接続されて、インテリジェントなクラスタ
制御ユニットを形成している。このクラスタ制御ユニッ
トは、そのインテイジェンスによって、クラスタ内の各
ユニツトの動作を制御する。制御は、内部通信線７を利
用した通信によって行なわれ、配下のプロセス制御ユニ
ット４の状態監視、およびそれらプロセス制御ユニット
４と外部の監視ステーション２または制御ステーション
１との間の通信の制御などが行んわれる。その場合、プ
ロセッサＮＰＵは、制御用のデータ処理を行ない、内部
通信制御器ＮＣＭは、内部通信線７に対する通信を制御
し、外部通信制御器ＦＣＡは外部通信線３に対する通信
を制御する。
御器ＮＣＭ、プロセッサＮＰＵ、およびメモリＮＭＵを
持っており、さにその他に外部通信制御器ＦＣＡを持っ
ている。外部通信制御器下ＣＡｍＤＭＡ機能を持つもの
である。これらの各コンポーネントもデータバスＤＢＳ
によって相互接続されて、インテリジェントなクラスタ
制御ユニットを形成している。このクラスタ制御ユニッ
トは、そのインテイジェンスによって、クラスタ内の各
ユニツトの動作を制御する。制御は、内部通信線７を利
用した通信によって行なわれ、配下のプロセス制御ユニ
ット４の状態監視、およびそれらプロセス制御ユニット
４と外部の監視ステーション２または制御ステーション
１との間の通信の制御などが行んわれる。その場合、プ
ロセッサＮＰＵは、制御用のデータ処理を行ない、内部
通信制御器ＮＣＭは、内部通信線７に対する通信を制御
し、外部通信制御器ＦＣＡは外部通信線３に対する通信
を制御する。
冗長ユニット６も、同様な内部通信制御器ＮＣＭとプロ
セッサＮＰＵとメモリＮＭＵを持つている。この冗長ユ
ニット６は、そのインテリジェンスにより、クラスタ内
の全プロセス制御ユニット４〜４ｎのデータベースを、
通信を介して周期的に読み出してメモリＮＭＵに記憶（
アップロード）しており、これによって、各プロセス制
御ユニット４の最新のデータベースが常にメモリＮＭＵ
に存在するようになっている。データベースのアップロ
ードは、冗長ユニット６と各プロセス制御ユニット４ｉ
におけ内部通信制御器ＮＣＭのＤＭＡ機能によって周期
的に行なわれる。
セッサＮＰＵとメモリＮＭＵを持つている。この冗長ユ
ニット６は、そのインテリジェンスにより、クラスタ内
の全プロセス制御ユニット４〜４ｎのデータベースを、
通信を介して周期的に読み出してメモリＮＭＵに記憶（
アップロード）しており、これによって、各プロセス制
御ユニット４の最新のデータベースが常にメモリＮＭＵ
に存在するようになっている。データベースのアップロ
ードは、冗長ユニット６と各プロセス制御ユニット４ｉ
におけ内部通信制御器ＮＣＭのＤＭＡ機能によって周期
的に行なわれる。
このような構成の制御ステーション１において、クラス
タ制御ユニット５は、外部の各ステーションと内部のプ
ロレス制御ユニット４ｉとの通信を制御するために、メ
モリＮＭＵ内に通信バッファをもら、通信用入出力制御
プログラム（以下通信ＩＯＣＳ）によってこれを管理す
るようになっている。
タ制御ユニット５は、外部の各ステーションと内部のプ
ロレス制御ユニット４ｉとの通信を制御するために、メ
モリＮＭＵ内に通信バッファをもら、通信用入出力制御
プログラム（以下通信ＩＯＣＳ）によってこれを管理す
るようになっている。
通信バッファの一般的な管理法によれば、通信ＩＯＣＳ
は、通信バッファに受信データを書込んだ外部通信制御
器ＦＣＡから、割り込みなどにより、受信イベントの発
生が通知されると、モニタから空き作業領域を受け取り
、そこに通信バッファの受信データを転送して、その後
、通信バッファの使用完了を外部通信制御器ＣＡに通知
するようなっている。空き作業領域のデータはアブリク
ーション・プログラムによって処理される。
は、通信バッファに受信データを書込んだ外部通信制御
器ＦＣＡから、割り込みなどにより、受信イベントの発
生が通知されると、モニタから空き作業領域を受け取り
、そこに通信バッファの受信データを転送して、その後
、通信バッファの使用完了を外部通信制御器ＣＡに通知
するようなっている。空き作業領域のデータはアブリク
ーション・プログラムによって処理される。
しかし，このようなバッファ管理法によれば、受信デー
タを、メモリＮＭＵ内で、通信バッから空き作業領域に
転送するという、付加価値の低い作業に貴重な共有資源
であるプロセッサＮＰＵを使用することになるので好ま
しくなく、また通信バッファとは別に作業領域が必要で
あり、その管理のために、管理ルーチン群や処理時間な
どの負荷がモニタにかかるのは能率が悪い。
タを、メモリＮＭＵ内で、通信バッから空き作業領域に
転送するという、付加価値の低い作業に貴重な共有資源
であるプロセッサＮＰＵを使用することになるので好ま
しくなく、また通信バッファとは別に作業領域が必要で
あり、その管理のために、管理ルーチン群や処理時間な
どの負荷がモニタにかかるのは能率が悪い。
本発明の目的は、通信バッファを外部通信制御装置と通
信ＩＯＣＳとアプリケーション・プログラムとで共有に
して、プロセッサによる受信データの転送をなくし、貴
重な共用資源を付加価値の低い作業から開放し、かつモ
ニタの負担を軽減した通信バッファ制御装置を提供する
ことにある。
信ＩＯＣＳとアプリケーション・プログラムとで共有に
して、プロセッサによる受信データの転送をなくし、貴
重な共用資源を付加価値の低い作業から開放し、かつモ
ニタの負担を軽減した通信バッファ制御装置を提供する
ことにある。
本発明は、
プロセッサとメインメモリとを有する通信ステーション
が通信制御器を介して通信線に接続されたシステムのた
めの通信バッファ制御装置であって、 メインメモリは、 通信バッファと、この通信バッファにおける受信データ
の最後尾と空き領域との境界のアドレスを示すブッシュ
・ポインタと、通信バッファにおける受信データの先頭
と空き領域との境界のアドレスを示すポップ・ポインタ
と、通信バッファにおける受信データのＩＯＣＳ処理状
態を示すソフトポップ・ポインタとを有し、 通信制御器は、 メインメモリに対するダイレクト・メモリ・アクレスに
より、前記ブッシュ・ポインタが示すアドレスから受信
データを格納して、これにより新たに定まる受信データ
の最後尾と空き領域の境界のアドレスを前記ブッシュ・
ポインタに設定するとともにプロセッサに割り込みをか
ける手段を有し、プロセッサは、 前記通信制御器からの割り込みに応じて、前記ポツプ・
ポインタの内容を前記ソフトポップ・ポインタに設定し
て、このソフトポップ・ポインタが示すアドレスを口述
する中継プログラムに通知し、その後にソフトポップ・
ポインタの内容を通信バッファにおける次の受信データ
の先頭のアドレスにし、このアドレスをまた中継プログ
ラムに通知するという動作をソフトポップ・ポインタの
内容が前記プッシュ・ポインタの内容に一致するまで続
け、 後述のアプリケーション・プログラムから受信データの
処理完了通知を受けたとき、前記ポップ・ポインタの内
容を、まだ処埋が完了しない受信データの先頭アドレス
まで変化させ、このポップ・ポインタの内容が前記ブッ
シュ・ポインタの内容に一致したとき、それを前記通信
制御器に通知するＩＯＣＳプログラムと、 このＩＯＣＳプログラムからソフトポップ・ポインタの
内容の通知を受けて、後述のアプリケーション・プログ
ラムによる受信データ処理のための待ち行列を作ってア
プリケーション・プログラムに通知する中継プログラム
と、 この中継プログラムからの待ち行列の通知に基いて、受
信データを処理し処理を完了したものについて前記ＩＯ
ＣＳプログラムに通知するアプリケーション・プログラ
ムとを有する 通信バッファ制御装置 によって上記の目的を達成したものである。
が通信制御器を介して通信線に接続されたシステムのた
めの通信バッファ制御装置であって、 メインメモリは、 通信バッファと、この通信バッファにおける受信データ
の最後尾と空き領域との境界のアドレスを示すブッシュ
・ポインタと、通信バッファにおける受信データの先頭
と空き領域との境界のアドレスを示すポップ・ポインタ
と、通信バッファにおける受信データのＩＯＣＳ処理状
態を示すソフトポップ・ポインタとを有し、 通信制御器は、 メインメモリに対するダイレクト・メモリ・アクレスに
より、前記ブッシュ・ポインタが示すアドレスから受信
データを格納して、これにより新たに定まる受信データ
の最後尾と空き領域の境界のアドレスを前記ブッシュ・
ポインタに設定するとともにプロセッサに割り込みをか
ける手段を有し、プロセッサは、 前記通信制御器からの割り込みに応じて、前記ポツプ・
ポインタの内容を前記ソフトポップ・ポインタに設定し
て、このソフトポップ・ポインタが示すアドレスを口述
する中継プログラムに通知し、その後にソフトポップ・
ポインタの内容を通信バッファにおける次の受信データ
の先頭のアドレスにし、このアドレスをまた中継プログ
ラムに通知するという動作をソフトポップ・ポインタの
内容が前記プッシュ・ポインタの内容に一致するまで続
け、 後述のアプリケーション・プログラムから受信データの
処理完了通知を受けたとき、前記ポップ・ポインタの内
容を、まだ処埋が完了しない受信データの先頭アドレス
まで変化させ、このポップ・ポインタの内容が前記ブッ
シュ・ポインタの内容に一致したとき、それを前記通信
制御器に通知するＩＯＣＳプログラムと、 このＩＯＣＳプログラムからソフトポップ・ポインタの
内容の通知を受けて、後述のアプリケーション・プログ
ラムによる受信データ処理のための待ち行列を作ってア
プリケーション・プログラムに通知する中継プログラム
と、 この中継プログラムからの待ち行列の通知に基いて、受
信データを処理し処理を完了したものについて前記ＩＯ
ＣＳプログラムに通知するアプリケーション・プログラ
ムとを有する 通信バッファ制御装置 によって上記の目的を達成したものである。
以下、実施例によって本発明を詳細に説明する。
本発明実施例の装置は、第２図の装置と共通なハードウ
ェア構成を持っている。そのような装置において、クラ
スタ制御装置５には、第５図のような３種類のプログラ
ムが設けられる。すなわち、Ｆ−Ｂｕｓ３通信ＩＯＣＳ
、Ｌ−口旧ｉｉｊ’ｌｌｔ’４１０（．／Ｓ、および中
継プログラムである。なお、ここで、Ｆ−Ｂｕｓとは外
部通信線３のことであり、上−Ｂｕｓとは内部通信線７
のことである。また、ＦＣＡは前記の外部通信制御器、
ＮＣＭは前記の内部通信制御器である。
ェア構成を持っている。そのような装置において、クラ
スタ制御装置５には、第５図のような３種類のプログラ
ムが設けられる。すなわち、Ｆ−Ｂｕｓ３通信ＩＯＣＳ
、Ｌ−口旧ｉｉｊ’ｌｌｔ’４１０（．／Ｓ、および中
継プログラムである。なお、ここで、Ｆ−Ｂｕｓとは外
部通信線３のことであり、上−Ｂｕｓとは内部通信線７
のことである。また、ＦＣＡは前記の外部通信制御器、
ＮＣＭは前記の内部通信制御器である。
Ｆ−１３ＵＳ通信は、外部通信制御器ＦＣＡと通信バッ
ファとの間の交渉を制御するもので、Ｆ１三＼／ＥＮ−
ｒ，Ｎｌｌ≧／’１１１Ｒお．＋（Ｆ−１’＋１３Ｒ上
の各プログラムを含む。Ｌ−Ｂｕｓ通信ＩＯＣＳは、内
部通信制御器ＮＣＭと通信バッファとの間の交渉を制御
するもので、＝ＬＣＯＭＣ、ＬＥＮ，ＭＯＶＥ ＥＮＤ
およびＡＮＳＷＥＲ ＥＮＤの各プログラムを含む。中
継プログラムは、Ｆ−Ｂｕｓ通信ＩＯＣＳとＬ−Ｂｕｓ
通信ＩＯＣＳとの間の中継をするものであって、ＦＬＬ
Ｆ、ＬＲＥＧＳおよびＬＡＮＳの各プログラムを含む。
ファとの間の交渉を制御するもので、Ｆ１三＼／ＥＮ−
ｒ，Ｎｌｌ≧／’１１１Ｒお．＋（Ｆ−１’＋１３Ｒ上
の各プログラムを含む。Ｌ−Ｂｕｓ通信ＩＯＣＳは、内
部通信制御器ＮＣＭと通信バッファとの間の交渉を制御
するもので、＝ＬＣＯＭＣ、ＬＥＮ，ＭＯＶＥ ＥＮＤ
およびＡＮＳＷＥＲ ＥＮＤの各プログラムを含む。中
継プログラムは、Ｆ−Ｂｕｓ通信ＩＯＣＳとＬ−Ｂｕｓ
通信ＩＯＣＳとの間の中継をするものであって、ＦＬＬ
Ｆ、ＬＲＥＧＳおよびＬＡＮＳの各プログラムを含む。
クラスタ制御装置５には、また、第６図のように、通信
バッファＥＮ−ｒ’ＢＵＦＦＩ：．Ｒ（ 以１・１丁Ｖ
’ｌ’＋３１ＪＩと略す）と、３種類のバッファ・ポイ
ンタＰＳＨＰ、ＰＯＰＰ、ＰＯＰＳが設けられる。
バッファＥＮ−ｒ’ＢＵＦＦＩ：．Ｒ（ 以１・１丁Ｖ
’ｌ’＋３１ＪＩと略す）と、３種類のバッファ・ポイ
ンタＰＳＨＰ、ＰＯＰＰ、ＰＯＰＳが設けられる。
バッファ・ポインタＰＳＨＰは受信データの最後と空き
領域との境界のアドレスを示すもので、新たな受信デー
タは、このアドレスから格納される。データが格納され
て受信データの最後が変ると、それにともなってそのア
ドレスが変更される。
領域との境界のアドレスを示すもので、新たな受信デー
タは、このアドレスから格納される。データが格納され
て受信データの最後が変ると、それにともなってそのア
ドレスが変更される。
このポインタＰ ＳＨＰをプッシュ・ポインタと呼ぶ。
受信データの格納とプッシュ・ポインタＰＳ１−１ １
）の更新は、外部通信制御器（，△（よって行なわれる
。
）の更新は、外部通信制御器（，△（よって行なわれる
。
バッファ・ポインタＰＯＰＰは、受信データの先頭と空
き領域との境界のアドレスを示すもので、ポップ・ポイ
ンタと呼ばれる。このポインタの値は、受信データがア
プリケーション・プログラムにより処理されて、バッフ
ァの領域が空きになるにつれて更新される。なお、アプ
リケーション・プログラムとは、Ｌ−Ｂｕｓ通信ＩＯＣ
Ｓのことである。また、Ｆ−１３ ｕｓ通信ＩＯＣＳを
、以後は、単にＩＯＣＳと呼ぶ。
き領域との境界のアドレスを示すもので、ポップ・ポイ
ンタと呼ばれる。このポインタの値は、受信データがア
プリケーション・プログラムにより処理されて、バッフ
ァの領域が空きになるにつれて更新される。なお、アプ
リケーション・プログラムとは、Ｌ−Ｂｕｓ通信ＩＯＣ
Ｓのことである。また、Ｆ−１３ ｕｓ通信ＩＯＣＳを
、以後は、単にＩＯＣＳと呼ぶ。
バッファ・ポインタＰＯＰＳは、受信データのうち、Ｉ
ＯＣＳによる処理が済んだものと済まないものの境界の
アドレスを示すもので、ソフトポップ・ポインタと呼ば
れる。このポインタの値は、ＩＯＣＳによる受信データ
処理が済むにつれて更新される。
ＯＣＳによる処理が済んだものと済まないものの境界の
アドレスを示すもので、ソフトポップ・ポインタと呼ば
れる。このポインタの値は、ＩＯＣＳによる受信データ
処理が済むにつれて更新される。
このような通信バッファを用いた
通信は次のようにして行なわれる。動作説明図を第７図
ないし第１５図に示す。
ないし第１５図に示す。
第７図は、通信バッファＥＶＴＢＵＦに、外部通信制御
器ＦＣＡにより、受信データ（以下イベントと呼ぶ）が
いくつが格納された状態を示している。このとき、ポッ
プ・ポインタＰＯＰＰはイベントの先頭のアドレスを示
しており、ブッシュポインタＰＳＨＰはイベントの最後
尾の直後の空さ領域の先頭アドレスを示している。
器ＦＣＡにより、受信データ（以下イベントと呼ぶ）が
いくつが格納された状態を示している。このとき、ポッ
プ・ポインタＰＯＰＰはイベントの先頭のアドレスを示
しており、ブッシュポインタＰＳＨＰはイベントの最後
尾の直後の空さ領域の先頭アドレスを示している。
ＩＯＣＳは、外部通信制御器ＦＣＡからの割り込みなど
により、イベントの発生を知り、そのときのポップ・ポ
インタＰ Ｏ Ｐ Ｉ”の内容をソフトポップ・ポイン
タＰＯＰＳにセットする。このときは、まだ、インベン
トはどれもＩＯＣＳによって処理されていない状態にあ
る（△）。
により、イベントの発生を知り、そのときのポップ・ポ
インタＰ Ｏ Ｐ Ｉ”の内容をソフトポップ・ポイン
タＰＯＰＳにセットする。このときは、まだ、インベン
トはどれもＩＯＣＳによって処理されていない状態にあ
る（△）。
なお、ＥＳＰ、ＥＥＰはｍ、それぞれ通信バッフｐＩＥ
Ｖ Ｔ’ １３Ｌ）の先頭および最後のアドレスを示り
ポインタである。また、ＦＬＱＴは、アプリケーション
・プログラムに、処理すべきイベントの待ち行列を通過
するためのキュー・レジスタであつて、次の第８図〜第
１０図のように利用されるすなわち、第８図において、
ＩＯＣＳ、イベントが発生したことにより、ポップ・ポ
インタ中ＯＰＰの内容、すなわち、最初のイベントの先
頭アドレスを中継プログラムに通知する。この通知に基
いて、中継プログラムは、そのアドレスをキュー・レジ
スタ上にセットし、そのことをＩＯＳＣＳに通知する。
Ｖ Ｔ’ １３Ｌ）の先頭および最後のアドレスを示り
ポインタである。また、ＦＬＱＴは、アプリケーション
・プログラムに、処理すべきイベントの待ち行列を通過
するためのキュー・レジスタであつて、次の第８図〜第
１０図のように利用されるすなわち、第８図において、
ＩＯＣＳ、イベントが発生したことにより、ポップ・ポ
インタ中ＯＰＰの内容、すなわち、最初のイベントの先
頭アドレスを中継プログラムに通知する。この通知に基
いて、中継プログラムは、そのアドレスをキュー・レジ
スタ上にセットし、そのことをＩＯＳＣＳに通知する。
ＩＯＣＳはその通知にしたがってソフトポップ・ポイン
タＰＯＰＳの内容を次のイベントの先頭アドレスに変更
する。これによって、最初のイベントについてのＩＯＣ
Ｓの処理が完了（Ｂ）となる。
タＰＯＰＳの内容を次のイベントの先頭アドレスに変更
する。これによって、最初のイベントについてのＩＯＣ
Ｓの処理が完了（Ｂ）となる。
ＩＯＣＳは、ソフトポップ・ポインタＰＯＰＳの内容を
、また中継プログラムに通知する。
、また中継プログラムに通知する。
プログラムはそのアドレエスを最初のイベントの第１語
に書込み、そのことをＩＯＣＳに通知する。
に書込み、そのことをＩＯＣＳに通知する。
これによってＩＯＣＳは、ソフトポップ・ポインタＰＯ
ＰＳの内容をさらに次のイベントの先頭アドレスに変更
し、それを中継プログラムに通知する。以下同様な動作
がくりかえされ、第９図のように、すべてのイベントの
ＩＯＣＳ処理が完了し（Ｂ）、待ち行列が完成する。こ
のときとき、ソフトポップ・ポインタＰＯＰＳの内容は
、プッシュ・ポインタＰＳＨＰの内容に一致する。
ＰＳの内容をさらに次のイベントの先頭アドレスに変更
し、それを中継プログラムに通知する。以下同様な動作
がくりかえされ、第９図のように、すべてのイベントの
ＩＯＣＳ処理が完了し（Ｂ）、待ち行列が完成する。こ
のときとき、ソフトポップ・ポインタＰＯＰＳの内容は
、プッシュ・ポインタＰＳＨＰの内容に一致する。
すべての待ち行列が完成したとき、それが中継プログラ
ムからアプリケーション・プログラムに通知され、この
通知に従って、アプリケーション・プログラムにより、
第１０図のように、待ち行列の最初のものからＬ−Ｂｕ
ｓ通信にかけられる（Ｃ）、通信にかけられたものは、
待ち行列からはずされ、キュー・レジスタＦＬＱＴの内
容は、次のイベントを指すように変更される。
ムからアプリケーション・プログラムに通知され、この
通知に従って、アプリケーション・プログラムにより、
第１０図のように、待ち行列の最初のものからＬ−Ｂｕ
ｓ通信にかけられる（Ｃ）、通信にかけられたものは、
待ち行列からはずされ、キュー・レジスタＦＬＱＴの内
容は、次のイベントを指すように変更される。
すべてのイベントを通信にかけたときは、第１１図のよ
うになり、キュー・レジスタの内容および各イベントの
第１語の内容が０となる。
うになり、キュー・レジスタの内容および各イベントの
第１語の内容が０となる。
この状態で、通信の相手からのアンサー待ちとなるが、
その間は、第１２図のように、各イベントのＨＥＣ（ヘ
ッド・オブ・イベントコード）がなでない状態にある（
Ｄ）。
その間は、第１２図のように、各イベントのＨＥＣ（ヘ
ッド・オブ・イベントコード）がなでない状態にある（
Ｄ）。
やがて通信の相手から、それぞれのイベントについて、
アンサーが返ってくると、アプリケーション・プログラ
ムは、そのイベントについてて、アンサーがあったこと
をＩＯＣＳに通知する。
アンサーが返ってくると、アプリケーション・プログラ
ムは、そのイベントについてて、アンサーがあったこと
をＩＯＣＳに通知する。
ＯＳは、その通知に従って、第１３図にように、そのイ
ベントのＨＥＣをＯにする。
ベントのＨＥＣをＯにする。
アンサーが次々に返ってくるにしたがって、第１４図に
ように、ＨＬＣがＯになるものが増えてゆく。ＩＯＣＳ
、ＨＥＣの内容を判定して、最初のイベントから連続し
てＨＬＣがＯのものがあるときは、ポップ・ポインタＰ
ＯＰＰの内容を、ＨＥＣがＯでないイベントの最初もの
まで操り下げる。これによって、通信バッファ上ＶＴＢ
ｕＦの領域がそれだけ空きになったことが示される（Ｅ
）。
ように、ＨＬＣがＯになるものが増えてゆく。ＩＯＣＳ
、ＨＥＣの内容を判定して、最初のイベントから連続し
てＨＬＣがＯのものがあるときは、ポップ・ポインタＰ
ＯＰＰの内容を、ＨＥＣがＯでないイベントの最初もの
まで操り下げる。これによって、通信バッファ上ＶＴＢ
ｕＦの領域がそれだけ空きになったことが示される（Ｅ
）。
すべてのイベントのＨＦＣが０になると、第１５によう
に、ポップ・ポインタＰＯＰＰの内容は、ブッシュ・ポ
インタＰＳＨＰの内容に一致し、通信バッファＥＶＴＢ
ＵＦはすべて空きになったことが示される。このとき、
ＩＯＣＳは、通信バッファＥＶＴＢＵＦが空きになった
ことを外部通信制御器ＦＣＡに通知する。
に、ポップ・ポインタＰＯＰＰの内容は、ブッシュ・ポ
インタＰＳＨＰの内容に一致し、通信バッファＥＶＴＢ
ＵＦはすべて空きになったことが示される。このとき、
ＩＯＣＳは、通信バッファＥＶＴＢＵＦが空きになった
ことを外部通信制御器ＦＣＡに通知する。
外部通信制御器ＦＣＡは、この通知によって、通信バッ
ファＥＶＴＢＵＦが全部空きになったことを知る。
ファＥＶＴＢＵＦが全部空きになったことを知る。
このように、本発明によれば、通信バッファを、通信制
御器と通信ＩＯＣＳとアプリケーション・プログラムと
で共用にし、プロセッサによるデータ転送をなくしたの
で、貴重な共有資源を値の低い仕事にしようする必要が
なく、かつ、モニタの負担も軽減される通信バッファに
制御装置が得られる。
御器と通信ＩＯＣＳとアプリケーション・プログラムと
で共用にし、プロセッサによるデータ転送をなくしたの
で、貴重な共有資源を値の低い仕事にしようする必要が
なく、かつ、モニタの負担も軽減される通信バッファに
制御装置が得られる。
以上、本発明を好ましい実施例について説明したが、本
発明は特許請求の範囲内において様々な実施態様があり
うる。
発明は特許請求の範囲内において様々な実施態様があり
うる。
第１図は、本発明が適用される分散形制御装置の概念的
構成図、 第２図は、第１図の装置における制御ステーションの概
念的構成図、 第３図および第４図は、それぞれ第２図の一部の詳細構
成図、 第５図は、本発明実施例の装置におけるプログラムの系
統図、 第６図は、本発明実施例の装置における通信バッファの
概念的構成図、 第７図ないし第１５図は、本発明実施例の動作説明図で
ある。 １１〜１ｋ・・・制御ステーション、２〜２ｍ・・・監
視操作ステーション、３・・通信線路、４〜４ｎ・・・
プロセス制御ユニット、５・・・クラスタ制御ユニット
、６・・・冗長ユニット、７・・・内部通信線、ＥＶＥ
ＮＴ ＢＵＦＦＥＲ・・・通信バッファ、ＰＳＨＰ、Ｐ
ＯＰＰ、ＰＯＰＳ・・・バッファ・ポインタ、ＦＬＱＴ
・・・キュー・レジスタ
構成図、 第２図は、第１図の装置における制御ステーションの概
念的構成図、 第３図および第４図は、それぞれ第２図の一部の詳細構
成図、 第５図は、本発明実施例の装置におけるプログラムの系
統図、 第６図は、本発明実施例の装置における通信バッファの
概念的構成図、 第７図ないし第１５図は、本発明実施例の動作説明図で
ある。 １１〜１ｋ・・・制御ステーション、２〜２ｍ・・・監
視操作ステーション、３・・通信線路、４〜４ｎ・・・
プロセス制御ユニット、５・・・クラスタ制御ユニット
、６・・・冗長ユニット、７・・・内部通信線、ＥＶＥ
ＮＴ ＢＵＦＦＥＲ・・・通信バッファ、ＰＳＨＰ、Ｐ
ＯＰＰ、ＰＯＰＳ・・・バッファ・ポインタ、ＦＬＱＴ
・・・キュー・レジスタ
Claims (1)
- 【特許請求の範囲】 プロセッサとメインメモリとを有する通信ステーション
が通信制御器を介して通信線に接続されたシステムのた
めの通信バッファ制御装置であって、 メインメモリは、 通信バッファと、この通信バッファにおける受信データ
の最後尾と空き領域との境界のアドレスを示すプッシュ
・ポインタと、通信バッファにおける受信データの先頭
と空き領域との境界のアドレスを示すポップ・ポインタ
と、通信バッファにおける受信データのＩＯＣＳ処理状
態を示すソフトポップ・ポインタとを有し、 通信制御器、 メインメモリに対するダイレクト・メモリ・アクセスに
より、前記プッシュ・ポインタが示すアドレスから受信
データを格納して、これにより新たに定まる受信データ
の最後尾と空き領域の境界のアドレスを前記プッシュ・
ポインタに設定するとともにプロセッサに割り込みをか
ける手段を有し、プロセッサは、 前記通信制御器からの割り込みに応じて、前記ポップ・
ポインタの内容を前記ソフトポップ・ポインタに設定し
て、このソフトポップ・ポインタが示すアドレスを後述
する中継プログラムに通知し、その後にソフトポップ・
ポインタの内容を通信バッファにおける次の受信データ
の先頭のアドレスにし、このアドレスをまた中継プログ
ラムに通知するという動作をソフトポップ・ポインタの
内容が前記ブッシュ・ポインタの内容に一致するまで続
け、 後述のアプリケーション・プログラムから受信データの
処理完了通知を受けたとき、前記ポップ・ポインタの内
容を、まだ処理が完了しない受信データの先頭アドレス
まで変化さけ、このポップ・ポインタの内容が前記プッ
シュ・ポインタの内容に一致したとき、それを前記通信
制御器に通知するＩＯ Ｃ Ｓプログラムと、 このＩＯＣＳプログラムからソフトポップ・ポインタの
内容の通知を受けて、口述のアプリケーション・プログ
ラムによる受信データ処理のための待ち行列を作ってア
プリケーション・プログラムに通知する中継プログラム
と、 この中継プログラムからの待ち行列の通知に基いく，受
信データを処理し処理を完了したものについて前記ＩＯ
ＣＳプログラムに通知するアプリケーション・プログラ
ムとを有する 通信バッファ制御装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155365A JPS5945541A (ja) | 1982-09-07 | 1982-09-07 | 通信バツフア制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155365A JPS5945541A (ja) | 1982-09-07 | 1982-09-07 | 通信バツフア制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945541A true JPS5945541A (ja) | 1984-03-14 |
Family
ID=15604322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155365A Pending JPS5945541A (ja) | 1982-09-07 | 1982-09-07 | 通信バツフア制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266055A (ja) * | 1988-04-18 | 1989-10-24 | Fujikura Ltd | 無人移動車 |
| US6036427A (en) * | 1996-05-29 | 2000-03-14 | Daifuku Co., Ltd. | Guided vehicle system for transporting loads |
-
1982
- 1982-09-07 JP JP57155365A patent/JPS5945541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266055A (ja) * | 1988-04-18 | 1989-10-24 | Fujikura Ltd | 無人移動車 |
| US6036427A (en) * | 1996-05-29 | 2000-03-14 | Daifuku Co., Ltd. | Guided vehicle system for transporting loads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090216976A1 (en) | Computer system allowing any computer to copy any storage area within a storage system | |
| JPH0371201A (ja) | フェイルセーフ・データ処理システム | |
| JP2002522845A (ja) | フォールトトレラント・コンピュータシステム | |
| JPS5945541A (ja) | 通信バツフア制御装置 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| US20030225898A1 (en) | Method of controlling storage control apparatus, storage control apparatus, and computer readable program for controlling the same | |
| JP3050322B2 (ja) | データ等価方法および計算機システム | |
| US7515553B2 (en) | Group synchronization by subgroups | |
| JPH08166909A (ja) | 記憶制御装置 | |
| JPS6239789B2 (ja) | ||
| JPH03296851A (ja) | 水平分散処理方式 | |
| JPH0476752A (ja) | バッファ制御方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP3903688B2 (ja) | バンク切替システム | |
| JP2655680B2 (ja) | レベル付け通信制御方式 | |
| JPH0962338A (ja) | プラント監視制御システム | |
| JPH02272659A (ja) | 端末属性情報の一元的定義・管理方式 | |
| JPS619742A (ja) | 事象管理方式 | |
| JPH0581207A (ja) | データ共用方式 | |
| JPS60262203A (ja) | 分散形制御システム | |
| JPS63170761A (ja) | 電子計算機の入出力制御装置 | |
| JPH05224825A (ja) | カートリッジ磁気テープ処理装置 | |
| JPH01306942A (ja) | 遠隔操作によるシステム立ち上げ方法 | |
| JPH04109729A (ja) | 高速従属局状態設定方式 | |
| JPH0962611A (ja) | データ転送制御装置 |