JPS5871645A - ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法 - Google Patents

ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法

Info

Publication number
JPS5871645A
JPS5871645A JP56170396A JP17039681A JPS5871645A JP S5871645 A JPS5871645 A JP S5871645A JP 56170396 A JP56170396 A JP 56170396A JP 17039681 A JP17039681 A JP 17039681A JP S5871645 A JPS5871645 A JP S5871645A
Authority
JP
Japan
Prior art keywords
clad
lead frame
tape
wide
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56170396A
Other languages
English (en)
Other versions
JPS6222532B2 (ja
Inventor
Nobuo Ogasa
小笠　伸夫
Akira Otsuka
昭 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP56170396A priority Critical patent/JPS5871645A/ja
Publication of JPS5871645A publication Critical patent/JPS5871645A/ja
Publication of JPS6222532B2 publication Critical patent/JPS6222532B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はガラス封止型のいわゆるサーディツプ型ＩＣパ
ッケージ）ｆ用いられるリードフレーム素材のＡ！ツク
ラッド板関する。
近年、ＩＣの高集積度化が進む一方容量の増大が進み、
パッケージ自体の大きさは縮少傾向にあり、必然的にガ
ラス封止部の面積の縮少が余儀なくされている。各種パ
ッケージの中でサーディツプ型ＩＣパッケージも多用さ
れており高信頼性と低コスト化が強く要望されている。
このＩＣパッケージのＩＣと外部回路の接続に使用され
るリードフレームの素材として、従来第１図にその斜視
拡大図を示す如く、Ｆｅ−Ｎｉ合金ｌの１表面中央部に
Ａノ２がクラッドされたＡツクラッド板が用いられてい
る。このＡツクラッド板を所定形状に金型によって打抜
き、第２図に示す様に、リードフレーム５として利用さ
れる。基板８上に塔載されたＩＣチップ４とリードフレ
ームのＡノ部７の間がＡノワイヤー８によってボンデン
グされている。そして基板、上蓋及びリードフレームは
低融点ガラス６によって封止される。サーディツプのガ
ラス封止機構は、金属表面の酸化物層とガラスの相互拡
散によるものであるが、封止温度が低温である為、気密
性を保証するためにはガラス封止面積の確保が重要であ
る。一方上述の如くパッケージの小型化の要望も強く、
その両方を満足するためには従来のリードフレーム用Ａ
ツクラッド板では不充分となって来た。
本発明はこの問題を解消せんとするものでありパッケー
ジの小型化による封止面積の縮少に対処し得るＡツクラ
ッド板を提供するものである。
すなわち、第８図に本発明のＡツクラッド板の断面を示
す如く、Ｆｅ−Ｎｉ合金１の表面部にＡノ部９をクラッ
ドし、その両側に四部ｌＯを設けることによって封止部
の接触面積の増大を計るものである。
あるいは第４図に示す如く、Ａツクラッド面及び反対面
の四部表面に、下地の密着性の良いＦｅ　−Ｍ合金層１
１を介在させ接触面積増大以外に拡散促進も計ることが
できるものである。
封止部表面積を増大させる方法として、従来、表面粗さ
を粗くするため−プラッシュ研摩等のメカニカルな方法
があるが、寸法精度の問題があるばかりでなく、研摩粉
の残存による表面汚染が、ガラス封止後の気密性の要因
となるほど実用上問題があった。
本発明品はこのような問題を解消するものである。ガラ
ス封止部にＡＪを残す考えもあるが、ＡＪは封止ガラス
との熱膨張係数の差が大きく、封止部からはみ出すとエ
レクトロ・マイグレーションやＡＪの腐食などの問題が
生起することがあるのでＡＪはワイヤーボンディング部
のみに残し、他は除去することによって四部として封止
部との表面積増大に寄与させるのが本発明の特徴である
。
本発明のＡツクラッド板を製造する方法は次の通りであ
る。先ず第１図た示す如きＡツクラッドＦ　ｅ　−Ｎ　
ｉ合金板を準備し、Ａノ部２のうち、ワイヤーボンディ
ングに必要な部分（第８図、第４図の９）にレジスト膜
の形成、あるいは耐薬品テープを貼り付けによってマス
キングし、　ＮａＯＨ溶液等のアルカリ浸漬によってマ
スキング部以外のＡＪを除去し、そのあとレジスト又は
テープを除き、第４図の断面を有するＡツクラッドＦｅ
−Ｎｉ合金テープを製造することができる。
このＡ！ツクラッド板所定形状ｔて打抜いたリードフレ
ーム１２を用いてＩＣパッケージを作製した例を第５図
にて示す。
実施例 予めＡノ巾６．８ＬｌｌＬをその中央にクラッドした４
０％Ｎｉ−Ｆｅ合金テープを用意し、その中央部に４５
ｕ巾の耐薬品性テープを連続的に接着した後、２０９６
ＮａＯＨ水溶液中で不要部のＡＪを溶解除去して、第８
図に示す如き、中央部４５ＪＬｊＬ巾のＡＪがクラッド
され、その両側に０．９μ巾の表面粗さを大きくした四
部を有するＡノークラッドＦｅ−Ｎｉテープを製作した
。
第５図は、本発明によるＡツクラッドＦｅ−Ｎｉテープ
から打抜いて作製したリードフレームによるサーディツ
プ型ＩＣパッケージを示す。本発明品によるＡツクラッ
ドテープを素材としたリードフレームのガラス封止部の
接着強度は９〜１１Ｋｐであり、第１図の如き従来のＡ
１合金テープを用いた場合の７〜８　Ｋｙに較べて約２
０％接着強度が向上した。また、パッケージ後のＩＣの
高温高温テストでも°リーク不良率を著しく減少するこ
とができた。
【図面の簡単な説明】
第１図は従来のリードフレーム用Ａツクラッドテープの
斜視図、第２図は第１図のテープを素材としたリードフ
レーム使用のＩＣパッケージの断面図、第８図、第４図
は本発明のＡツクラッド板の実施例の断面図、第５図は
本発明のＡツクラッド板を素材としたリードフレームで
作製したＩＣパッケージの断面図である。 １　：　Ｆｅ−Ｎｉ合金、２：ＡＪ、３：基板、４：Ｉ
Ｃチップ、５，１２：リードフレーム、６：封止ガラス
、７，９：ＡＪ、８：Ａノボンデンデイングワイヤー、
ｌＯ：凹部、１１　：　Ｆｅ　−Ａｎ層Ｘ１１図 ル２図 カ３図 ヤ４図 １ 卑５図 ３ ２０３−

Claims (2)

    【特許請求の範囲】
  1. （１）サーディツプ型ＩＣパッケージ用ＡツクラッドＦ
    　ｅ−Ｎ　ｉ板において、リードフレームのワイヤーボ
    ンド部のみにＡ１層があり、その両側に四部が形成され
    ていることを特徴とするｔＣリードフレーム用Ａツクラ
    ッド板。
  2. （２）サーディツプ型ＩＣパッケージ用ＡツクラッドＦ
    ｅ−Ｎｉ板の製造法において、Ｆｅ−Ｎｉ板上のガラス
    封着に接する部分全面にＡノをクラッドを行いその後、
    ワイヤボンディングに必要な部分をマスキングしてそれ
    以外をエツチングによりＡノを除去することを特徴とす
    るＡ１層の両側が四部を形成しているＩＣリードフレー
    ム用Ａツクラッド板の製造法。
JP56170396A 1981-10-23 1981-10-23 ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法 Granted JPS5871645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56170396A JPS5871645A (ja) 1981-10-23 1981-10-23 ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56170396A JPS5871645A (ja) 1981-10-23 1981-10-23 ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法

Publications (2)

Publication Number Publication Date
JPS5871645A true JPS5871645A (ja) 1983-04-28
JPS6222532B2 JPS6222532B2 (ja) 1987-05-19

Family

ID=15904146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56170396A Granted JPS5871645A (ja) 1981-10-23 1981-10-23 ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法

Country Status (1)

Country Link
JP (1) JPS5871645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750262A (en) * 1986-05-01 1988-06-14 International Business Machines Corp. Method of fabricating a printed circuitry substrate
CN111090058A (zh) * 2019-11-22 2020-05-01 珠海格力电器股份有限公司 框架、其制备方法以及高温反相偏压试验

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750262A (en) * 1986-05-01 1988-06-14 International Business Machines Corp. Method of fabricating a printed circuitry substrate
CN111090058A (zh) * 2019-11-22 2020-05-01 珠海格力电器股份有限公司 框架、其制备方法以及高温反相偏压试验

Also Published As

Publication number Publication date
JPS6222532B2 (ja) 1987-05-19

Similar Documents

Publication Publication Date Title
JP4412439B2 (ja) メモリモジュール及びその製造方法
US4761518A (en) Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US20060030147A1 (en) Selectively coating bond pads
US5155299A (en) Aluminum alloy semiconductor packages
JPS6219062B2 (ja)
JPS5871645A (ja) ＩＣリ−ドフレ−ム用Ａｌクラツド板及びその製造法
JPS6052050A (ja) リ−ドフレ−ムの製造方法
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JP2906756B2 (ja) 電子部品搭載用基板
JPH04133456A (ja) 半導体装置
JP3080236B2 (ja) 耐湿性および放熱性の改良された半導体装置およびその製造方法
JPH0634661Y2 (ja) サーモパイル素子
JPS61284991A (ja) アルミニウム／銅複合箔張基板の回路形成法
JP2761995B2 (ja) 高放熱性集積回路パッケージ
JPS62144343A (ja) Ｉｃ用パツケ−ジ
JPS5963752A (ja) 樹脂封止形半導体装置
JPS58161351A (ja) ガラス封止半導体装置
JPH01223755A (ja) 半導体装置用リードフレーム
JPS61150356A (ja) 樹脂封止型半導体装置の平面実装形態
JPS63290796A (ja) Ｉｃカード用リードフレーム
JPH0595027A (ja) フレキシブル回路基板の形成方法
JPS62205650A (ja) 半導体装置用基板
JPS60194552A (ja) 混成集積回路装置
JPS61234551A (ja) 樹脂封止型半導体装置
JPS59219947A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム