JPS5870519A - セラミツク電子部品の製造方法 - Google Patents
セラミツク電子部品の製造方法Info
- Publication number
- JPS5870519A JPS5870519A JP56169233A JP16923381A JPS5870519A JP S5870519 A JPS5870519 A JP S5870519A JP 56169233 A JP56169233 A JP 56169233A JP 16923381 A JP16923381 A JP 16923381A JP S5870519 A JPS5870519 A JP S5870519A
- Authority
- JP
- Japan
- Prior art keywords
- molded body
- ceramic electronic
- present
- electronic part
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は4に焼成が容易なセラミック電子部品の製造方
法に関する。
法に関する。
一般的にこの種セラミック電子部品の製造は。
セラきツク粉末を上杵、下杵を有する成型機により・C
押圧成型し、得られ九成型体を焼成し、その後所定の電
極を付与するととによ9行なわれ′C−へる。この場合
、前記成型体の焼成は1通常複数個の成型体を重ねえ状
態で行なわれるが、これらの成型体祉焼成時に互−^に
ひつつき合%へ、焼成後に分−することがきわめて因峻
になるとtへう欠点がありた。tたこれまで電子部品の
コストの低廉化を狙つ′C,成型体をで鎗るだけ薄く形
成し、原料消費量を少なくすることが試みられ゛(1^
るが、成型体を薄くすればする椙、前記焼成後の分離が
よりl1lliKなり、ワレやカケ等による歩止妙の悪
さが顕著になつ°C1実用性に乏し1へものとなり〜(
+へた。
押圧成型し、得られ九成型体を焼成し、その後所定の電
極を付与するととによ9行なわれ′C−へる。この場合
、前記成型体の焼成は1通常複数個の成型体を重ねえ状
態で行なわれるが、これらの成型体祉焼成時に互−^に
ひつつき合%へ、焼成後に分−することがきわめて因峻
になるとtへう欠点がありた。tたこれまで電子部品の
コストの低廉化を狙つ′C,成型体をで鎗るだけ薄く形
成し、原料消費量を少なくすることが試みられ゛(1^
るが、成型体を薄くすればする椙、前記焼成後の分離が
よりl1lliKなり、ワレやカケ等による歩止妙の悪
さが顕著になつ°C1実用性に乏し1へものとなり〜(
+へた。
そこで従来では、前記焼成時の成型体のひつつき防止せ
んとし“C1焼成前の成型体の主面をあらかじめ粗面化
し゛〔おくことが行なわれ、良好な結果が得られて1^
る。この粗面化させる手段とし゛【は、前記成型機の杵
の抑圧面を、たとえば放電加工によつ゛(L!l!l凸
に形成しておき、この抑圧面でセラミック粉末を成型す
ることが専ら行なわれてIへる。ところがこのような杵
でセラミック粉末を押圧成型すると、杵の押圧面にセラ
2ツク粉末が付着しCしまうことが多く、一旦付着する
と成型体表面を粗面化することができなくなつ・Cしま
う。
んとし“C1焼成前の成型体の主面をあらかじめ粗面化
し゛〔おくことが行なわれ、良好な結果が得られて1^
る。この粗面化させる手段とし゛【は、前記成型機の杵
の抑圧面を、たとえば放電加工によつ゛(L!l!l凸
に形成しておき、この抑圧面でセラミック粉末を成型す
ることが専ら行なわれてIへる。ところがこのような杵
でセラミック粉末を押圧成型すると、杵の押圧面にセラ
2ツク粉末が付着しCしまうことが多く、一旦付着する
と成型体表面を粗面化することができなくなつ・Cしま
う。
そこで喧記付着した粉末を除去するため、たびたび杵を
清掃しなければならず、きわめ・C製造が煩雑になって
しまうと−へう欠点があった。特に前記粉末の付着は、
杵の押圧面中央部におIn’−tl”m繁にかつ強固に
生じる。
清掃しなければならず、きわめ・C製造が煩雑になって
しまうと−へう欠点があった。特に前記粉末の付着は、
杵の押圧面中央部におIn’−tl”m繁にかつ強固に
生じる。
本発明は上記の点にa+”cなされたものであっ・C1
成型体の焼成を、成型体の少なくとも一方の主面の外周
部のみをffi面化した状態で行なうようにしたことを
主な要旨とするセラミック電子部品の製造方法を提哄せ
んとするものである。
成型体の焼成を、成型体の少なくとも一方の主面の外周
部のみをffi面化した状態で行なうようにしたことを
主な要旨とするセラミック電子部品の製造方法を提哄せ
んとするものである。
以下本発明を具体例とともに詳・公する。
成Wi磯の上杵、下杵の押圧面を、あらかじめ放電加工
技術等によつ′C,第1図のように@面化しCおく。第
1図(a)は平面図、(b)はg4断面図である。つま
り押圧面1の中央部を除く外周部全域が粗面化され九状
態にしCおくのである1次にこのような杵を有する成型
1!IK、セラミック粉末を供給し゛C1前記上下の杵
によって押圧成型を行なう。このIII来得られる成型
体2は、第2図KM面図で示し虎ように1両主面の外周
部のみが粗面化された状噸のものが得られる。その後こ
の成型体2を複数Ill @第5図示ある1へは第4図
示のように重ね゛〔焼成し、後分噛し、第5図示のよう
に、所定の電極3,3を付与すれば、電子部品を得るこ
とができるのである。
技術等によつ′C,第1図のように@面化しCおく。第
1図(a)は平面図、(b)はg4断面図である。つま
り押圧面1の中央部を除く外周部全域が粗面化され九状
態にしCおくのである1次にこのような杵を有する成型
1!IK、セラミック粉末を供給し゛C1前記上下の杵
によって押圧成型を行なう。このIII来得られる成型
体2は、第2図KM面図で示し虎ように1両主面の外周
部のみが粗面化された状噸のものが得られる。その後こ
の成型体2を複数Ill @第5図示ある1へは第4図
示のように重ね゛〔焼成し、後分噛し、第5図示のよう
に、所定の電極3,3を付与すれば、電子部品を得るこ
とができるのである。
すなわち本発明では、セラミック成型体の主面の外闇部
のみを粗面化し、中央部を平滑面として1へるので、成
型時にセラミック粉末が杵の抑圧面に付着することをほ
とんどなくすことのできるものである。また成型体を複
数個重ね°C焼成し・でも。
のみを粗面化し、中央部を平滑面として1へるので、成
型時にセラミック粉末が杵の抑圧面に付着することをほ
とんどなくすことのできるものである。また成型体を複
数個重ね°C焼成し・でも。
成型体どおしのひつつき力が弱く、焼成後の分離がきわ
め゛C容易で、しか屯、1!型体を薄くシ゛〔材料費の
削減を図つ′〔も、ワレやカケ等の発生を良好に抑える
ことができるものである。さらに本発明では、前記粗面
化した面に電極を付与するようKすれば、その接着強度
を大幅に向上でき、4IICU−ド纏を半田付けなどに
よ抄取着するタイプのも+IF)ニオIへCは、信瑣性
を著しく高めることができる。またセラミック電子部品
とし゛〔、磁器半導体を用IQた正特性チー2スタを得
るものでは、前記粗面化された分だけ表面積を大きくで
き、その電力値を大きくできるものである。実験によれ
ば。
め゛C容易で、しか屯、1!型体を薄くシ゛〔材料費の
削減を図つ′〔も、ワレやカケ等の発生を良好に抑える
ことができるものである。さらに本発明では、前記粗面
化した面に電極を付与するようKすれば、その接着強度
を大幅に向上でき、4IICU−ド纏を半田付けなどに
よ抄取着するタイプのも+IF)ニオIへCは、信瑣性
を著しく高めることができる。またセラミック電子部品
とし゛〔、磁器半導体を用IQた正特性チー2スタを得
るものでは、前記粗面化された分だけ表面積を大きくで
き、その電力値を大きくできるものである。実験によれ
ば。
上記の成型体(12x33Xα7Wm)の対向側面(3
3×α7IIsの領域)k電極を付与したものに、IL
44mlBの風を−送り電圧を印−加すると、粗面化さ
せな一通常のものよりも、4チ強電力がアッープするこ
とが確認でき九。この場合の粗面の溝の深さはα05−
であり九。
3×α7IIsの領域)k電極を付与したものに、IL
44mlBの風を−送り電圧を印−加すると、粗面化さ
せな一通常のものよりも、4チ強電力がアッープするこ
とが確認でき九。この場合の粗面の溝の深さはα05−
であり九。
なお上記の説明は本発明を具体化させるためのものであ
って1本発明がこれに限定されることがな(へのは1へ
うまでもな1へ、%に杵を粗面化させる手段は放電加工
に限らず、その形状も図示のものに@らなlへ。1&成
型体への粗面も、必ずしも成型時に杵によって行なう必
要はなく、要は焼成前までになんらかの手段で粗面化さ
れ−(lへればよ1へのである。さらに成型体の形状も
任意であり、粗面化する面も、主面の少なくとも一面で
あればよい。
って1本発明がこれに限定されることがな(へのは1へ
うまでもな1へ、%に杵を粗面化させる手段は放電加工
に限らず、その形状も図示のものに@らなlへ。1&成
型体への粗面も、必ずしも成型時に杵によって行なう必
要はなく、要は焼成前までになんらかの手段で粗面化さ
れ−(lへればよ1へのである。さらに成型体の形状も
任意であり、粗面化する面も、主面の少なくとも一面で
あればよい。
以上のように本発明は、m造が容易で安価かっ歩走りの
良好な方法である。
良好な方法である。
第1図は本発明κ用亀^る杵の平面図および側断面図.
t42図は本発明にょシ得られる成型体の同断面図,第
5図,第4図は焼成時の成型体の状態図,第5図は電極
を付与した状態を示すllt!R画図である。 特許出願人 株式会社 村田製作所 第1図 (IL) (4) グ 第2図 第3図 第4図 第5図 手続補正書(、jl 昭和5i年3月15日 特許庁長官殿 −) 1、事件の表示 昭和56年特許願 第L692!its号2、発明の名
称 セラ電ツク電子部品の製造方法 3、補正をする者 明細書の浄書(内容に変質なし)。 77一
t42図は本発明にょシ得られる成型体の同断面図,第
5図,第4図は焼成時の成型体の状態図,第5図は電極
を付与した状態を示すllt!R画図である。 特許出願人 株式会社 村田製作所 第1図 (IL) (4) グ 第2図 第3図 第4図 第5図 手続補正書(、jl 昭和5i年3月15日 特許庁長官殿 −) 1、事件の表示 昭和56年特許願 第L692!its号2、発明の名
称 セラ電ツク電子部品の製造方法 3、補正をする者 明細書の浄書(内容に変質なし)。 77一
Claims (1)
- 【特許請求の範囲】 七ラミック粉末を成型した成型体を焼成し、その後所定
の電極を付与してなるセラミック電子部品の製造方法に
お亀へC。 前記成型体の焼成は、七の少なくとも一方の主面の外周
部を祖面し丸状態で行なわれるようにしたことを特徴と
するセラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56169233A JPS5870519A (ja) | 1981-10-21 | 1981-10-21 | セラミツク電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56169233A JPS5870519A (ja) | 1981-10-21 | 1981-10-21 | セラミツク電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5870519A true JPS5870519A (ja) | 1983-04-27 |
JPS6314849B2 JPS6314849B2 (ja) | 1988-04-01 |
Family
ID=15882694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56169233A Granted JPS5870519A (ja) | 1981-10-21 | 1981-10-21 | セラミツク電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5870519A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010030280A (ja) * | 2008-06-27 | 2010-02-12 | Kyocera Corp | セラミック基体、放熱基体および電子装置 |
-
1981
- 1981-10-21 JP JP56169233A patent/JPS5870519A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010030280A (ja) * | 2008-06-27 | 2010-02-12 | Kyocera Corp | セラミック基体、放熱基体および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6314849B2 (ja) | 1988-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0362404A4 (en) | Method of producing laminated ceramic electronic parts | |
JPH0239112B2 (ja) | ||
JPS5870519A (ja) | セラミツク電子部品の製造方法 | |
CN101090606A (zh) | 电路薄板的制造方法 | |
JPS61117152A (ja) | セラミツク部品及びその製造方法 | |
CN218310799U (zh) | 一种金属外观结构件 | |
JP2798478B2 (ja) | 接続導体及びその製造方法 | |
JPS5981997A (ja) | 動電型電気音響変換器の振動板製造方法 | |
JP3122127U (ja) | メモリカードのパッケージ構造 | |
JPS5864705A (ja) | セラミツク素子の製造方法 | |
KR100422658B1 (ko) | 클러치 기어 단조용 금형 | |
JPS60108233A (ja) | 放電加工用電極およびその製造法 | |
JP2001144390A (ja) | 立体回路基板およびその製造方法 | |
JPS6094304A (ja) | フリツチの製法 | |
JPH09190948A (ja) | 積層セラミック電子部品の製造方法 | |
JPH04247602A (ja) | Ptcサーミスタの製造方法 | |
JPH02274492A (ja) | 回路用基板の製造方法 | |
JP3891026B2 (ja) | 積層型電子部品の製造方法 | |
CN1110086C (zh) | 集成电路的封装体基座及其制造方法 | |
JPS6367129A (ja) | 金属箔層を有する射出成形方法 | |
JPH10163061A (ja) | 積層型コンデンサの製造方法 | |
JPS604378Y2 (ja) | 端子 | |
CN110867388A (zh) | 一种防粘胶的分段式芯片压合模具 | |
JPS63273538A (ja) | スプライン軸成形用鍛造金型 | |
JP2019188465A (ja) | プレス成形工法 |