JPS5868938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5868938A JPS5868938A JP16737081A JP16737081A JPS5868938A JP S5868938 A JPS5868938 A JP S5868938A JP 16737081 A JP16737081 A JP 16737081A JP 16737081 A JP16737081 A JP 16737081A JP S5868938 A JPS5868938 A JP S5868938A
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- hydrogen
- substrate
- annealing
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 18
- 239000012466 permeate Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 17
- 150000002431 hydrogen Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は半導体装置の製造方法に関し、特に三次元集積
回路素子の一水素アニール方法に関する。
回路素子の一水素アニール方法に関する。
（２）従来技術と問題点
ＩＣ，ＬＳＩ等の半導体装置の製造工程においては、半
導体基板に素子を形成する素子形成工程の最終段階で、
絶縁膜と半導体間の界面準位の安そこで本実施例におい
ては、上記三次元素子基板１の状態÷水素アニールを行
う一来の製造方法に変えて、まず三次元素子基板５を第
３図に見られる如く個々の素子に分離し、しかる後水素
アニールを施す。
導体基板に素子を形成する素子形成工程の最終段階で、
絶縁膜と半導体間の界面準位の安そこで本実施例におい
ては、上記三次元素子基板１の状態÷水素アニールを行
う一来の製造方法に変えて、まず三次元素子基板５を第
３図に見られる如く個々の素子に分離し、しかる後水素
アニールを施す。
このようにすれば水素は矢印で示すように各三次元ＬＳ
Ｉ素子５の上、面及び側面から内部に浸透する。三次元
ＬＳＩＩ子５０寸法は三次元素子基板１に較べれば逃か
に小さいので、たとえ前述した如＜Ｓｉ、Ｎ４膜を絶縁
層として用いても、水素（Ｈ３）は周縁より中心部迄容
易に浸透し、十分にアニールされる。
Ｉ素子５の上、面及び側面から内部に浸透する。三次元
ＬＳＩＩ子５０寸法は三次元素子基板１に較べれば逃か
に小さいので、たとえ前述した如＜Ｓｉ、Ｎ４膜を絶縁
層として用いても、水素（Ｈ３）は周縁より中心部迄容
易に浸透し、十分にアニールされる。
本発明はまた次のように変形して実施することも可能で
ある。即ち上記実施例におい士三次元素子基板を各素子
に分離したのに変えて、各素子の側面部が露出するよう
積層した半導体層をエッチーングして基板表面に達する
溝を形成し、しかる後前記−実施例に示したように水素
アニールを施しても良い。
ある。即ち上記実施例におい士三次元素子基板を各素子
に分離したのに変えて、各素子の側面部が露出するよう
積層した半導体層をエッチーングして基板表面に達する
溝を形成し、しかる後前記−実施例に示したように水素
アニールを施しても良い。
以上説明した如く本発明によれば三次元ＬＳＩ２はシリ
コン（Ｓｉ）のような半導体或いは石英等よりなる支持
基板、３．３’ 、３″はシリコン（Ｓｉ）等よりなる
半導体層、４．４°、４″は絶縁層である。
コン（Ｓｉ）のような半導体或いは石英等よりなる支持
基板、３．３’ 、３″はシリコン（Ｓｉ）等よりなる
半導体層、４．４°、４″は絶縁層である。
各半導体層３，３°、３″には多数の素子が形成され、
各半導体層間を絶縁する絶縁層４．４″４″に設けられ
たスルーホール等の層間導電路を介して層間接続がなさ
れて、第２図にみられるように多数の三次元ＬＳＩ素子
５が構成される。
各半導体層間を絶縁する絶縁層４．４″４″に設けられ
たスルーホール等の層間導電路を介して層間接続がなさ
れて、第２図にみられるように多数の三次元ＬＳＩ素子
５が構成される。
このように構成された三次元素子基板ｌに従来のように
水素アニールを施した場合、三次元素子基板１の上層の
半導体層及び周縁部は十分アニールされるが、基板寸法
が大きくなり且つ半導体層の積層数が増大するにつれて
下の層はど、また中心に近ずくほど水素（Ｈｌ）は浸透
しにくくなる。
水素アニールを施した場合、三次元素子基板１の上層の
半導体層及び周縁部は十分アニールされるが、基板寸法
が大きくなり且つ半導体層の積層数が増大するにつれて
下の層はど、また中心に近ずくほど水素（Ｈｌ）は浸透
しにくくなる。
特に絶縁層４．４°、４″に水素（１（、）を透過しな
い窒化シリコンｃ、Ｓ ｉ ｓ Ｎ４ ）膜が用いられ
°ζいる場合には、その絶縁層より下層の半導体層には
、基板ｌの周縁部以外は水素（Ｈｌ）が浸透し得ない。
い窒化シリコンｃ、Ｓ ｉ ｓ Ｎ４ ）膜が用いられ
°ζいる場合には、その絶縁層より下層の半導体層には
、基板ｌの周縁部以外は水素（Ｈｌ）が浸透し得ない。
そこで本実施例においては、上記三次元素子基板１の状
態で水素アニールを行う従来の製造方法１に変えて、ま
ず三次元素子基板５を第３図に見られる如く個々の素子
に分離し、しかる後水素÷ニールを施す。
態で水素アニールを行う従来の製造方法１に変えて、ま
ず三次元素子基板５を第３図に見られる如く個々の素子
に分離し、しかる後水素÷ニールを施す。
このようにすれば水素は矢印で示すように各三次元ＬＳ
Ｉ素子５の上面及び側面から内部に浸透する。三次元Ｌ
Ｓ″１１子５０寸法は三次元素子基板ｌに較べれば烏か
に小さいので、たとえ前述した如＜ｓｉ、Ｎ、膜を絶縁
層として用いても、水素（Ｈ，）は周縁より中心部迄容
易に浸透し、十分にアニールされる。
Ｉ素子５の上面及び側面から内部に浸透する。三次元Ｌ
Ｓ″１１子５０寸法は三次元素子基板ｌに較べれば烏か
に小さいので、たとえ前述した如＜ｓｉ、Ｎ、膜を絶縁
層として用いても、水素（Ｈ，）は周縁より中心部迄容
易に浸透し、十分にアニールされる。
本発明はまた次のように変形して実施することも可能で
ある。即ち上記実施例において三次元基板を各素子に分
離したのに変えて、各素子の側面部が露出するよう積層
した半導体層をエツチングして基板表面に達する溝を形
成し、しかる後前記−実施例に示したように水素アニー
ルを施しても良い。
ある。即ち上記実施例において三次元基板を各素子に分
離したのに変えて、各素子の側面部が露出するよう積層
した半導体層をエツチングして基板表面に達する溝を形
成し、しかる後前記−実施例に示したように水素アニー
ルを施しても良い。
以上説明した如く本発明によれば三次元ＬＳＩ素子にお
いても確実に水素アニールを施すことが可能となる。
いても確実に水素アニールを施すことが可能となる。
第１図は従来の水素アニール方法の難点を説明するため
の要部断面図 第２図、第３図は本発明の一実施例を
示す斜視図である。 図において、ｌは三次元素子基板、 ２は支持基板、
３．３’、３’は半導体層、４．４°。 ４”は絶縁層、５は三次元Ｌｓ■素子を示す。 第１図 第２図 手続補正書（帥） １．事件の表示 昭和５６年特許願第 １６７３７０号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地
（５２２）名称 富士通株式会社 代表者 山本卓眞 ４、代理人 郵便番号 ２１１ 住 所 神奈川県用崎市中原区上小田中１０１５番地
連絡先 電話 川崎（０４４） ？？？ −１１１１５
、補正命令の日付 なし 本願明細ｆ第２頁１行目乃至２０行目の１−そこで・・
・・・・・三次元Ｌ Ｓ、 Ｉ Ｊを、［一定化のため
、水素アニール即ち半導体基板に水素雰囲気中において
加熱処理を施す。 しかし近年精力的に開発が進められている三次元簗積回
路（以下ＬＳＩと略記する）素子においては、従来の水
素アニール方法では所要部分に水素（Ｈ２）が十分に浸
透し難い場合を生し、特に窒化シリコン（Ｓ Ｉ’３Ｎ
ａ ）膜が用いられている場合や、基板寸法が大きいと
きは中央部がアニールされない。 （３）発明の目的 本発明は上記問題点を解消して、三次元Ｌ’ＳＩ素子に
おいても確実に水素アニールが可能な半導体装置の製造
方法を提供することを目的とする。 （４）発明の構成 この目的は本発明において、複数個の三次元ＬＳＩ素子
が形成されてなる三次元素子基板の、個々の三次元ＬＳ
Ｉ素子の側面部を露出し、しかるン該三次元ＬＳＩ素子
に水素アニールを施すこと（２） により達成される。 第１図は、二次元素子基板１を示す断面図で、と補正す
る。 （３）
の要部断面図 第２図、第３図は本発明の一実施例を
示す斜視図である。 図において、ｌは三次元素子基板、 ２は支持基板、
３．３’、３’は半導体層、４．４°。 ４”は絶縁層、５は三次元Ｌｓ■素子を示す。 第１図 第２図 手続補正書（帥） １．事件の表示 昭和５６年特許願第 １６７３７０号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地
（５２２）名称 富士通株式会社 代表者 山本卓眞 ４、代理人 郵便番号 ２１１ 住 所 神奈川県用崎市中原区上小田中１０１５番地
連絡先 電話 川崎（０４４） ？？？ −１１１１５
、補正命令の日付 なし 本願明細ｆ第２頁１行目乃至２０行目の１−そこで・・
・・・・・三次元Ｌ Ｓ、 Ｉ Ｊを、［一定化のため
、水素アニール即ち半導体基板に水素雰囲気中において
加熱処理を施す。 しかし近年精力的に開発が進められている三次元簗積回
路（以下ＬＳＩと略記する）素子においては、従来の水
素アニール方法では所要部分に水素（Ｈ２）が十分に浸
透し難い場合を生し、特に窒化シリコン（Ｓ Ｉ’３Ｎ
ａ ）膜が用いられている場合や、基板寸法が大きいと
きは中央部がアニールされない。 （３）発明の目的 本発明は上記問題点を解消して、三次元Ｌ’ＳＩ素子に
おいても確実に水素アニールが可能な半導体装置の製造
方法を提供することを目的とする。 （４）発明の構成 この目的は本発明において、複数個の三次元ＬＳＩ素子
が形成されてなる三次元素子基板の、個々の三次元ＬＳ
Ｉ素子の側面部を露出し、しかるン該三次元ＬＳＩ素子
に水素アニールを施すこと（２） により達成される。 第１図は、二次元素子基板１を示す断面図で、と補正す
る。 （３）
Claims (1)
- 支持基板上に複数の半導体層が絶縁層を介して積層され
、複数個の三次元集積回路素子が形成されてなる三次元
素子基板の、個々の三次元集積回路素子の素子部側面を
露出し、しかる稜線三次元集積回路素子に水素雰囲気中
において加熱処理を施す工程を含むことを特徴とする半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16737081A JPS5868938A (ja) | 1981-10-19 | 1981-10-19 | 半導体装置の製造方法 |
| US06/425,644 US4489478A (en) | 1981-09-29 | 1982-09-28 | Process for producing a three-dimensional semiconductor device |
| EP82305160A EP0076161B1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
| DE8282305160T DE3278549D1 (en) | 1981-09-29 | 1982-09-29 | Process for manufacturing a multi-layer semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16737081A JPS5868938A (ja) | 1981-10-19 | 1981-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868938A true JPS5868938A (ja) | 1983-04-25 |
Family
ID=15848447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16737081A Pending JPS5868938A (ja) | 1981-09-29 | 1981-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868938A (ja) |
-
1981
- 1981-10-19 JP JP16737081A patent/JPS5868938A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001237370A (ja) | 多層３次元高密度半導体素子及び形成方法 | |
| TW502423B (en) | A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| US11094662B1 (en) | Semiconductor assembly and method of manufacturing the same | |
| JPS5868938A (ja) | 半導体装置の製造方法 | |
| JP3137051B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5927543A (ja) | 半導体装置の製造方法 | |
| JPS6074635A (ja) | 半導体装置の製造方法 | |
| JPH05145018A (ja) | 抵抗形成法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP2961860B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPS60102757A (ja) | 半導体装置の製造方法 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPS61154142A (ja) | 半導体装置の製造方法 | |
| JPH0547938A (ja) | 半導体装置およびその製造方法 | |
| JPS5972760A (ja) | 半導体装置 | |
| JP3688860B2 (ja) | 半導体集積回路の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH0311658A (ja) | 半導体装置の製造方法 | |
| JPH0194625A (ja) | 半導体集積回路の製造方法 | |
| JPH09219494A (ja) | 半導体装置およびその製造方法 | |
| JPS58180052A (ja) | 半導体集積回路 | |
| JPH0350864A (ja) | 半導体集積回路の製造方法 | |
| JPS58181785A (ja) | 結晶膜の製造方法 |