JPS5866351A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5866351A JPS5866351A JP16471581A JP16471581A JPS5866351A JP S5866351 A JPS5866351 A JP S5866351A JP 16471581 A JP16471581 A JP 16471581A JP 16471581 A JP16471581 A JP 16471581A JP S5866351 A JPS5866351 A JP S5866351A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- resistor
- semiconductor integrated
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000010355 oscillation Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 235000014036 Castanea Nutrition 0.000 description 1
- 241001070941 Castanea Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えば所定の動作ななすイ子−路と共(二
この成子回路駆動用の定電圧安定化電源回路を内蔵した
半導体集積回路装置の改良C:関する。
この成子回路駆動用の定電圧安定化電源回路を内蔵した
半導体集積回路装置の改良C:関する。
従来、ICつまり半導体集積回路装置において、所定の
嬌作tなすように構成された電子−のlIL勅C二よる
影響を可及的に抑制し、その電気的自作の安定性−同上
させたものが提供されるよう6:なっている。
嬌作tなすように構成された電子−のlIL勅C二よる
影響を可及的に抑制し、その電気的自作の安定性−同上
させたものが提供されるよう6:なっている。
例えば、1111図に示すよう1=4E#[端子Vcc
がトランゾスタQ1#Q!11電流源工0、メイオード
D1sD1、抵抗R8等でなる簡単な安定化、電源&g
1G11に介して、トランジスタQaa Q4および抵
抗R@ e RB a R4等により構成される差
動j!l1幅回路12の電源側に僧続される回路tl−
IC化したものがある。尚、Gは接地端子であり、IN
、、IN、は上記差動増幅回路の各入力端子である。
がトランゾスタQ1#Q!11電流源工0、メイオード
D1sD1、抵抗R8等でなる簡単な安定化、電源&g
1G11に介して、トランジスタQaa Q4および抵
抗R@ e RB a R4等により構成される差
動j!l1幅回路12の電源側に僧続される回路tl−
IC化したものがある。尚、Gは接地端子であり、IN
、、IN、は上記差動増幅回路の各入力端子である。
このような電子1g回路および安定化電源回路をNTる
ICは従来トランジスタQ1および抵抗1151gから
なる部分が例えば第2因に示すようにPIMのシリーコ
ン基板SO上に構成されるようになっている。
ICは従来トランジスタQ1および抵抗1151gから
なる部分が例えば第2因に示すようにPIMのシリーコ
ン基板SO上に構成されるようになっている。
すなわち、上記シリコン基板1」i:はIJIの不純物
V拡散して島状のN層xx、xzが形成されている。そ
して、この一方のN@11には、上記トランジスタQ1
のペースン形成する2層21が拡散された部分I:上記
トランジスタQ1のコレクタ、エミッタを形成する8層
24゜25が拡散されるよう1;なっている、また、こ
のN層IXi二は、妃!ll/#ターンのコンタクト用
のN+層111も形成されている。
V拡散して島状のN層xx、xzが形成されている。そ
して、この一方のN@11には、上記トランジスタQ1
のペースン形成する2層21が拡散された部分I:上記
トランジスタQ1のコレクタ、エミッタを形成する8層
24゜25が拡散されるよう1;なっている、また、こ
のN層IXi二は、妃!ll/#ターンのコンタクト用
のN+層111も形成されている。
上記他方の8層22砿;は、上記抵抗1..R。
を形成するP層xi、x:tが拡散されると共−1配置
1aAターンのコンタクト用のN層28v鉱歇するよう
1;なっている。
1aAターンのコンタクト用のN層28v鉱歇するよう
1;なっている。
以下、周知のように上紀シリコン基板xe上(二は、シ
リコン鹸化膜が堆積されて図示する如く所定の位置に配
線用の接触孔が形成されたのち、アルミニュームによる
配線Δターン19゜10.31が形成されるようC;な
っている。
リコン鹸化膜が堆積されて図示する如く所定の位置に配
線用の接触孔が形成されたのち、アルミニュームによる
配線Δターン19゜10.31が形成されるようC;な
っている。
上記の配−/譬ターン29は、上記トランジスタQlの
エミッタとなる8層25と、上記抵抗31諺の一端とな
る2層2#の一端と、上記他方の島状の8層22拡散さ
れたN”/di J 8との相互間V接−するようC二
なっており、上記安定化電11m*11が抵抗翼、の一
端(二安定化した直流電圧v4#艙Tると共C二、上記
島状のN層XXW/ルアツノしてgN層22と4*xg
、zrとの間を逆バイアスとなるようにして回路の動作
の安定化な行なうようI:なされている、また、配置j
jAターンJ0は、上記抵抗R1の他端となる2層2I
の他端と上記抵抗R1の一端となるppmxyの−41
との間t/!j!mし、配lIiΔターン11は、上記
抵抗Rsの他端と前記トランジスタQaのコレクタとの
mt’接−するよう(二なされるものである。
エミッタとなる8層25と、上記抵抗31諺の一端とな
る2層2#の一端と、上記他方の島状の8層22拡散さ
れたN”/di J 8との相互間V接−するようC二
なっており、上記安定化電11m*11が抵抗翼、の一
端(二安定化した直流電圧v4#艙Tると共C二、上記
島状のN層XXW/ルアツノしてgN層22と4*xg
、zrとの間を逆バイアスとなるようにして回路の動作
の安定化な行なうようI:なされている、また、配置j
jAターンJ0は、上記抵抗R1の他端となる2層2I
の他端と上記抵抗R1の一端となるppmxyの−41
との間t/!j!mし、配lIiΔターン11は、上記
抵抗Rsの他端と前記トランジスタQaのコレクタとの
mt’接−するよう(二なされるものである。
これC二より、4#!電圧の変動i二対して上記したよ
うなICは、以前迄のものより安定c:IIg11作し
得るようになった。
うなICは、以前迄のものより安定c:IIg11作し
得るようになった。
しかしながら、上記した島状の他方の8層22には、シ
リコン基板L!および各P層2#、11間のPN接會の
存在g:より接金容量が発生するもので、等価的C;上
記安定化嘔源回路11の出力−5二容瀘性のj[が並列
的≦:績−される2共≦;、8層22と抵抗?形成する
P層によるMI4&容量な介して各抵抗R1aR畠なち
びに図示しないが抵抗R4等に接続されるよう(二なっ
ている。
リコン基板L!および各P層2#、11間のPN接會の
存在g:より接金容量が発生するもので、等価的C;上
記安定化嘔源回路11の出力−5二容瀘性のj[が並列
的≦:績−される2共≦;、8層22と抵抗?形成する
P層によるMI4&容量な介して各抵抗R1aR畠なち
びに図示しないが抵抗R4等に接続されるよう(二なっ
ている。
すなわち、R3図に示すように、安定化゛峨源ば絡12
の出力端となるトランジスタQlのエミッタおよび接地
−子G 1′!111t:は、PNljl會t;ヨるダ
イオードDJが図示極性d二僧峨され、これと共6ニシ
リコン基板L〕と8層2zによる接合容量Cx1がM!
疏されるようシーなっている。また、トランジスタQ]
のエミッタは、8層22とP層xg、zyとの!I台容
量C11mC1@l’介し対応的(=抵抗R,,R,−
二接続されると某C二、同様(ニジて接合容量cx4t
’介して抵抗R4に!lI411されるよう区ニなって
いる。尚、上記各接合容量C)H@ CXI e cx
s a cx、は、実pc数1OpFmJfの容量を有
するもので弗る。
の出力端となるトランジスタQlのエミッタおよび接地
−子G 1′!111t:は、PNljl會t;ヨるダ
イオードDJが図示極性d二僧峨され、これと共6ニシ
リコン基板L〕と8層2zによる接合容量Cx1がM!
疏されるようシーなっている。また、トランジスタQ]
のエミッタは、8層22とP層xg、zyとの!I台容
量C11mC1@l’介し対応的(=抵抗R,,R,−
二接続されると某C二、同様(ニジて接合容量cx4t
’介して抵抗R4に!lI411されるよう区ニなって
いる。尚、上記各接合容量C)H@ CXI e cx
s a cx、は、実pc数1OpFmJfの容量を有
するもので弗る。
このようなことから、安定化it、8に4路11は、^
い周波数領域での寄生発振や負荷となる差励増暢回路x
iの急、激な匍住のぜ化≦二対して不安定な動作が生じ
易く、例えばラジオ受信機での妨害や増ma等の特性の
劣化の原因となっていた。
い周波数領域での寄生発振や負荷となる差励増暢回路x
iの急、激な匍住のぜ化≦二対して不安定な動作が生じ
易く、例えばラジオ受信機での妨害や増ma等の特性の
劣化の原因となっていた。
この発明は、上記の点Cfiみてなされたもので、所定
411EJ1!を1する&板上(=それぞれ別(二轟板
とは遊の婆゛罐#Iiv有する第1および絶縁層【介し
て形成され相互−二接続される+41および−2の一路
を有する半導体集a回路装置において、第1および82
の絶縁層のうちいずれか一層ン設けることC;より゛鑞
源罐圧の変動に対して安定に動作し帰るようにした半導
体集積回路装ml’提供することを目的とする。
411EJ1!を1する&板上(=それぞれ別(二轟板
とは遊の婆゛罐#Iiv有する第1および絶縁層【介し
て形成され相互−二接続される+41および−2の一路
を有する半導体集a回路装置において、第1および82
の絶縁層のうちいずれか一層ン設けることC;より゛鑞
源罐圧の変動に対して安定に動作し帰るようにした半導
体集積回路装ml’提供することを目的とする。
以下、図面を参照してこの発明の一実施例(二ついて詳
細に説明する。
細に説明する。
例えば、第1図に示される回路−二この発明な適用した
場合、トランジスタQin抵抗Tl雪eRaからなる部
分の構造は、114図に示すよう6二構成される。
場合、トランジスタQin抵抗Tl雪eRaからなる部
分の構造は、114図に示すよう6二構成される。
すなわち、シリコン基板40には、不純物の拡散I:よ
り形成された島状の絶縁層となるN層41 # 4 J
が形成されている。そして、この一方のNrtjjll
cは、前記安定化電源回路11のトランジスタQ1のベ
ースを形成する2層41が拡散された部分に上記トラン
ジスフ9重のコレクタ、エミッタt#形成する1層44
,41が拡散されて形成されるようζ二なっている。加
えて、この8層4I(=は、配IiI/母ターンのコン
タクト用の8層46が形成されるよう直:なっている。
り形成された島状の絶縁層となるN層41 # 4 J
が形成されている。そして、この一方のNrtjjll
cは、前記安定化電源回路11のトランジスタQ1のベ
ースを形成する2層41が拡散された部分に上記トラン
ジスフ9重のコレクタ、エミッタt#形成する1層44
,41が拡散されて形成されるようζ二なっている。加
えて、この8層4I(=は、配IiI/母ターンのコン
タクト用の8層46が形成されるよう直:なっている。
前記!!勅増幅回路11が形成され、この差動増幅回路
1.2の各構成素子と上記シリコン基板工Jとの閾を絶
縁する他方の8層42には、前記抵抗11@、R@1に
形成する2層4’/、4Bと共に、上記安定化4E誰l
路11の出力端となるトランジスタQ1のエミッタとW
xN層42との間礪;介挿される抵抗Rxとなる2層4
gが拡散され形成されると共i二、配−Δターンのコン
タクト用のN”ll 60 k拡散して形成するよう(
:なっている。
1.2の各構成素子と上記シリコン基板工Jとの閾を絶
縁する他方の8層42には、前記抵抗11@、R@1に
形成する2層4’/、4Bと共に、上記安定化4E誰l
路11の出力端となるトランジスタQ1のエミッタとW
xN層42との間礪;介挿される抵抗Rxとなる2層4
gが拡散され形成されると共i二、配−Δターンのコン
タクト用のN”ll 60 k拡散して形成するよう(
:なっている。
以下、周知のように上記シリコン基板LJ上−二は、V
リコン酸化展が堆積され図示の如く所定の位置に配−用
の接触孔が形成されたのち、アルミニニームでなる配m
Δターン61,52.5Jが形成されるようになってい
る。
リコン酸化展が堆積され図示の如く所定の位置に配−用
の接触孔が形成されたのち、アルミニニームでなる配m
Δターン61,52.5Jが形成されるようになってい
る。
上紀妃−/4ターン51は、上記トランジスタQ1のエ
ミッタとなるN+鳩45と上記抵抗R1の一端となるP
f44’lの一端および抵抗RxとなるP層・4gの一
端と共通C:僧続するようになっている。上記配−]母
ターン52は上記抵抗Rxの他端となる上記P層49の
一端と上紀絶−j曽となるN層41のコンタクト!良好
C二する目的で設けられたN”ml Oとの閲を櫂−T
るようになっている。上記妃−ノ4ターン5Sは、上記
抵抗R1となる2層41の他端と上記抵抗R,の一端と
なる2層48の一喘懺;債―するよう1二なっている。
ミッタとなるN+鳩45と上記抵抗R1の一端となるP
f44’lの一端および抵抗RxとなるP層・4gの一
端と共通C:僧続するようになっている。上記配−]母
ターン52は上記抵抗Rxの他端となる上記P層49の
一端と上紀絶−j曽となるN層41のコンタクト!良好
C二する目的で設けられたN”ml Oとの閲を櫂−T
るようになっている。上記妃−ノ4ターン5Sは、上記
抵抗R1となる2層41の他端と上記抵抗R,の一端と
なる2層48の一喘懺;債―するよう1二なっている。
以上のようC二構成される集導体集槓@II!装置の等
価回路は1層15図6二示されるよう稈なる。
価回路は1層15図6二示されるよう稈なる。
すなわち、前記した各PN接合による接金容量CXI
p cxt e CXa e C,a)!、対応的6二
接地端子G1抵抗R1、R,、R4のそれぞれと一端が
トランジスタQ1のエミッタε二接続される抵抗Rxの
他端との間C二介挿されるようになる。
p cxt e CXa e C,a)!、対応的6二
接地端子G1抵抗R1、R,、R4のそれぞれと一端が
トランジスタQ1のエミッタε二接続される抵抗Rxの
他端との間C二介挿されるようになる。
また、8層42と2層49のme容1lCxIは抵抗R
xと該抵抗Rxの各接合容IIkCxl、cx110x
、lCx4に共通aImされる一端C僧d8nるようl
二なるものである。尚、嘱5図中で113図と同一部分
には同一符号【付してその説明を省略する。
xと該抵抗Rxの各接合容IIkCxl、cx110x
、lCx4に共通aImされる一端C僧d8nるようl
二なるものである。尚、嘱5図中で113図と同一部分
には同一符号【付してその説明を省略する。
こ36;より、安定化′4#1回路11の出力−となる
トランジスタQ1のエミッタと接地端子G閲ζ二は抵抗
RX、?:接合容110ztが直列的6;介挿される伜
と(:より、第3図の場合と比軟して安定化確J1回j
i111の負荷インビーメンスン高くすることができる
。
トランジスタQ1のエミッタと接地端子G閲ζ二は抵抗
RX、?:接合容110ztが直列的6;介挿される伜
と(:より、第3図の場合と比軟して安定化確J1回j
i111の負荷インビーメンスン高くすることができる
。
この結果、安定化′4電源路11の負荷の高い一波数領
域におけるインビーダンスの低下する割合が少女くなり
、例えば!!前増Tl11回路I J C大入力が入力
され、電源′鑞圧が急速−C:変化したようなときでも
安定化@源回路11の出力端C二おける電流および罐圧
Φ位411差が広がることを少くし得、差動増幅回路1
2ン安定−−動作させることができるようC;なる、ま
た[4様のことから安定化電源回路12の寄生発振を引
き起すことを防止し得るものである。
域におけるインビーダンスの低下する割合が少女くなり
、例えば!!前増Tl11回路I J C大入力が入力
され、電源′鑞圧が急速−C:変化したようなときでも
安定化@源回路11の出力端C二おける電流および罐圧
Φ位411差が広がることを少くし得、差動増幅回路1
2ン安定−−動作させることができるようC;なる、ま
た[4様のことから安定化電源回路12の寄生発振を引
き起すことを防止し得るものである。
尚、第4図中のN”444.dllは、図示しないが電
源端子Vccへ共通に接続さAるようになされている。
源端子Vccへ共通に接続さAるようになされている。
また、上記した半導体集積回路装置が妨作状−i二ある
場合、ダイオードDJが逆バイアスとされるので、抵抗
Rx Cは電流がほとんど流れずfi直の動作に急影響
!与えることは無い。
場合、ダイオードDJが逆バイアスとされるので、抵抗
Rx Cは電流がほとんど流れずfi直の動作に急影響
!与えることは無い。
ところで、上記第1図に示した半導体集積鑓略装$1=
おいて、トランジスタQ1および抵抗k1重p R@か
らなる部分t−嬉6図に示すように構成しても良い。
おいて、トランジスタQ1および抵抗k1重p R@か
らなる部分t−嬉6図に示すように構成しても良い。
尚、@6図中第4図と同一部分には同一符号を付してそ
の説明を省略する。
の説明を省略する。
すなわち、前記トランジスタq、が形成されるN層4X
に抵抗RXとなるP層−ov被拡散て形成する。このP
@10の一端は、上記他の8層41(:形成され抵抗R
,となる2層4rの一端と共−二配#4ターンσ1≦二
よりトランジスタQ8のエミッタとなる8層454二接
続される。
に抵抗RXとなるP層−ov被拡散て形成する。このP
@10の一端は、上記他の8層41(:形成され抵抗R
,となる2層4rの一端と共−二配#4ターンσ1≦二
よりトランジスタQ8のエミッタとなる8層454二接
続される。
上記P@i (iの他端は、妃!Idターン11区:よ
り上記他のNMI1g二形成されるコンタクト用のr層
J14;接続されるよう≦二なっている。上記トランジ
スタq1のコレクタとなる8層44は一方のN層411
:形成されるN”@ 4 t; ト#ft二配線Δター
ンdJ5二より電源端子Vcc(二債統されるよう&:
なっている。 4 こ、のよう6二構成された半導体集積回路装置の等価回
路は、@6図に示すように、前記した各P層接* 41
t czt a czt a czs # Cx
4 ハ、対応的に債地端チG、抵抗” t s R@
# 14のそれぞれと一端がトランジスタ。菫のエ
ミッタに傍―される抵抗lxの他j!lll七の間l:
介挿されるようになる。これと共l二N層4ZとPR1
σQとの接合容量cx、は抵抗Rxと該抵抗Rxの各接
合容tcxi、cx1.cx、、c84に共通接続され
る一端に*―されようになるものである。
り上記他のNMI1g二形成されるコンタクト用のr層
J14;接続されるよう≦二なっている。上記トランジ
スタq1のコレクタとなる8層44は一方のN層411
:形成されるN”@ 4 t; ト#ft二配線Δター
ンdJ5二より電源端子Vcc(二債統されるよう&:
なっている。 4 こ、のよう6二構成された半導体集積回路装置の等価回
路は、@6図に示すように、前記した各P層接* 41
t czt a czt a czs # Cx
4 ハ、対応的に債地端チG、抵抗” t s R@
# 14のそれぞれと一端がトランジスタ。菫のエ
ミッタに傍―される抵抗lxの他j!lll七の間l:
介挿されるようになる。これと共l二N層4ZとPR1
σQとの接合容量cx、は抵抗Rxと該抵抗Rxの各接
合容tcxi、cx1.cx、、c84に共通接続され
る一端に*―されようになるものである。
これ−二より、トランジスタ。1および抵抗R2eRB
からなる部分1’*4egJに示すようf二構成した場
合と同II(二、安定化11c#[回路11の負荷イン
ビーダンス【高くTることができ同様の効lA&得るこ
とができる。
からなる部分1’*4egJに示すようf二構成した場
合と同II(二、安定化11c#[回路11の負荷イン
ビーダンス【高くTることができ同様の効lA&得るこ
とができる。
崗、上記したいずれの実施例C二おいても、第2の一路
となる安定化′IItIM回路C:エミッタホaワ壷の
定罐圧回lIiケ用い、第1の回路となる電子囲路≦二
1IIIIb増幅回路を用いたがこれに限定されるもの
ではなく、例えば安定化電#l[g回路1:他の定電圧
一路を用い、また電子回路に例えばrシタ・ル回路や発
振回路などの他の回路であっても良い。
となる安定化′IItIM回路C:エミッタホaワ壷の
定罐圧回lIiケ用い、第1の回路となる電子囲路≦二
1IIIIb増幅回路を用いたがこれに限定されるもの
ではなく、例えば安定化電#l[g回路1:他の定電圧
一路を用い、また電子回路に例えばrシタ・ル回路や発
振回路などの他の回路であっても良い。
つまり、第2の回路が第1の回路の蟻高レベルの電圧1
’$1の回路へ供する半導体集積回路装置であれば、こ
の発明の適用はすべての場合−二ついて可能で、安定(
:動作する半導体集積−路とすることができる。
’$1の回路へ供する半導体集積回路装置であれば、こ
の発明の適用はすべての場合−二ついて可能で、安定(
:動作する半導体集積−路とすることができる。
その他、種々の変形や適用は、この発明の要旨を逸脱し
ない範ll!81=おいて可能であることは言う迄もな
い。
ない範ll!81=おいて可能であることは言う迄もな
い。
以上述べたようζ二この発明C二よれば、所定導電型を
有する基板止にそれぞれ別に基板とは逆の導*111t
h−有するIIlおよび42の絶縁層な介して形成され
相互C二接続される第lおよび42の回路を有する半導
体集積回路装置において、第1および第2の絶縁層のう
ちいずれか一方のけること(=より電源電圧のC動C;
対して安定L:動作し得るようにシた半導体集積回路貨
wtを提供することができる。
有する基板止にそれぞれ別に基板とは逆の導*111t
h−有するIIlおよび42の絶縁層な介して形成され
相互C二接続される第lおよび42の回路を有する半導
体集積回路装置において、第1および第2の絶縁層のう
ちいずれか一方のけること(=より電源電圧のC動C;
対して安定L:動作し得るようにシた半導体集積回路貨
wtを提供することができる。
111mはこの発明が適用される半導体集積回路構成を
示す図、42図は従来の@1!@Iの回路構成V有する
半導体集積回路装置のトランジスタQt、抵抗R,eR
8からなる部分の構造を示す断面図、栗3図はlI2w
Jの構造を有する半導体集w&91略簸置の等価回路図
、第4図はこの尭明C;係り第1図の回路構成を有する
半導体集積回路装置の一実施例の要部の構造を示す断面
図、第S図はl1Jb!IJの構造を有する半導体集積
−略の等価城路図、sagは他の実施例の要部の構造を
示す断面図、137図は116図の構造を有する半導体
集積Q*装置の等価回路図である。 tJo・・Vリコン基板、41.42・・・N層、4J
川用層、44.41i、4g・・・P層、47゜4I・
・・P層、麓X・・・抵抗、4#・・・P層、50・・
・N層、ii、ix、sz・・・配置パターン、g。 ・・・P層、il、g2,61・・・配線/ダターン。 第1図 第3図 第2図 第4図 第5図
示す図、42図は従来の@1!@Iの回路構成V有する
半導体集積回路装置のトランジスタQt、抵抗R,eR
8からなる部分の構造を示す断面図、栗3図はlI2w
Jの構造を有する半導体集w&91略簸置の等価回路図
、第4図はこの尭明C;係り第1図の回路構成を有する
半導体集積回路装置の一実施例の要部の構造を示す断面
図、第S図はl1Jb!IJの構造を有する半導体集積
−略の等価城路図、sagは他の実施例の要部の構造を
示す断面図、137図は116図の構造を有する半導体
集積Q*装置の等価回路図である。 tJo・・Vリコン基板、41.42・・・N層、4J
川用層、44.41i、4g・・・P層、47゜4I・
・・P層、麓X・・・抵抗、4#・・・P層、50・・
・N層、ii、ix、sz・・・配置パターン、g。 ・・・P層、il、g2,61・・・配線/ダターン。 第1図 第3図 第2図 第4図 第5図
Claims (1)
- 【特許請求の範囲】 所定導電mを有する基板上i:該基板とは逆の導電mを
有するIllおよび−2の絶縁層を介して各別砿二形成
される1slおよびlI2のfi[領域を有すると共に
、これらIllおよび82の一路。 領域の各一部t#相互接続し、この相互fI!続部弓部
1;IIJ記第たは112の絶縁層のいずれか一方を共
通ぜ−してなる半導体集積回路装置輌−において、前記
41あるいは秦2Φ絶縁層のいずれか一方区二11基板
と同一の44型を有して形成され、上記第1の絶縁層お
よび第2の回路領域の相互接続部間C;接続される抵抗
層を具備してなることt@徴とする半導体集積回路装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16471581A JPS5866351A (ja) | 1981-10-15 | 1981-10-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16471581A JPS5866351A (ja) | 1981-10-15 | 1981-10-15 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5866351A true JPS5866351A (ja) | 1983-04-20 |
Family
ID=15798506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16471581A Pending JPS5866351A (ja) | 1981-10-15 | 1981-10-15 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5866351A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531912B2 (en) | 2000-02-25 | 2003-03-11 | Nec Corporation | High voltage generating circuit improved in parasitic capacitance of voltage-dividing resistance |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54137288A (en) * | 1978-04-14 | 1979-10-24 | Sanyo Electric Co Ltd | Self-compensating vertical pnp transistor |
-
1981
- 1981-10-15 JP JP16471581A patent/JPS5866351A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54137288A (en) * | 1978-04-14 | 1979-10-24 | Sanyo Electric Co Ltd | Self-compensating vertical pnp transistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531912B2 (en) | 2000-02-25 | 2003-03-11 | Nec Corporation | High voltage generating circuit improved in parasitic capacitance of voltage-dividing resistance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3372923B2 (ja) | 半導体集積回路 | |
US8089149B2 (en) | Semiconductor device | |
US6388511B1 (en) | Filter circuit | |
JPS6267925A (ja) | 局部に分布されるeclスレ−ブ基準発生器 | |
US4386327A (en) | Integrated circuit Clapp oscillator using transistor capacitances | |
JPS5866351A (ja) | 半導体集積回路装置 | |
JP2636804B2 (ja) | 半導体装置 | |
KR0177928B1 (ko) | 광대역 증폭회로 | |
KR100257641B1 (ko) | 차동회로를 구비한 반도체 집적회로 | |
JP2980142B2 (ja) | 半導体容量素子およびこれを用いた回路 | |
US5475327A (en) | Variable impedance circuit | |
JPH0567083B2 (ja) | ||
JPS6112056A (ja) | 半導体装置 | |
JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
JPH0969606A (ja) | 定電流回路 | |
JPH0225286B2 (ja) | ||
JP2597309Y2 (ja) | 半導体装置 | |
JPS5949727B2 (ja) | 可変移相回路 | |
JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
JP2003218222A (ja) | 半導体集積回路 | |
JPH0587025B2 (ja) | ||
JPS58143565A (ja) | 半導体回路配線体 | |
JPS61150229A (ja) | 集積回路 | |
JPS59178763A (ja) | 半導体集積回路 | |
JPH0587148B2 (ja) |