JPS5864555A - 計算機システムの異常検出装置 - Google Patents
計算機システムの異常検出装置Info
- Publication number
- JPS5864555A JPS5864555A JP56162709A JP16270981A JPS5864555A JP S5864555 A JPS5864555 A JP S5864555A JP 56162709 A JP56162709 A JP 56162709A JP 16270981 A JP16270981 A JP 16270981A JP S5864555 A JPS5864555 A JP S5864555A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- execution time
- program
- instruction
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計算機システムの異常検出装置に関する。
計算機による蓄積プログラム制御を行う計算機制御シス
テムfは、プログラムの暴走を検出するためウォッチ・
ドッグ・タイ? (Watch Dog Timer)
方式が採用されている。この方式の仕組みは以下の通り
である。一定周期で発生するパルス信号を計数するカウ
ンタを設けておく。このカウンタは各プログラム(又は
命令、以下同じ)の実行時間を計数するものであシ、上
記一定周期のパルス信号を計数することによって実現し
ている。従って各プログラムの実行終了毎にカウンタは
その計数値がリセットされる。−万、プログラムの実行
時間f基準値を設けておき、該基準値を越えた時には、
プログラムの実行は異常であると判定する。
テムfは、プログラムの暴走を検出するためウォッチ・
ドッグ・タイ? (Watch Dog Timer)
方式が採用されている。この方式の仕組みは以下の通り
である。一定周期で発生するパルス信号を計数するカウ
ンタを設けておく。このカウンタは各プログラム(又は
命令、以下同じ)の実行時間を計数するものであシ、上
記一定周期のパルス信号を計数することによって実現し
ている。従って各プログラムの実行終了毎にカウンタは
その計数値がリセットされる。−万、プログラムの実行
時間f基準値を設けておき、該基準値を越えた時には、
プログラムの実行は異常であると判定する。
このために、上針カウンタの計数値と基準値との比較を
行い、計数値が基準値を越えだ時てはプログラム異常の
判定を行っている。
行い、計数値が基準値を越えだ時てはプログラム異常の
判定を行っている。
計算機の通常の命令はその処理時間が一定であるので、
カウンタのリセットは、プログラムの流れの中に適当な
間隔で挿入されたリセット命令によって行っている。然
るに条鋼のデータを一命令で処理するデータ処理命令に
あっては、その処理時間は処理すべきデータのおに比例
して変動する。
カウンタのリセットは、プログラムの流れの中に適当な
間隔で挿入されたリセット命令によって行っている。然
るに条鋼のデータを一命令で処理するデータ処理命令に
あっては、その処理時間は処理すべきデータのおに比例
して変動する。
データ処理命令を含むプログラムに訃いてデータ処理命
令の処理時間の増大を゛考慮してプログラムのリセット
命令実行間隔を短くすると、プログラムの暴走等の異常
を検出できな−場合が生ずる。
令の処理時間の増大を゛考慮してプログラムのリセット
命令実行間隔を短くすると、プログラムの暴走等の異常
を検出できな−場合が生ずる。
検出を確実にするために、データ処理命令の処理時間の
小さい方に合せ、リセット命令実行間隔を長くすると、
処理時間が増大したとき、誤ってプログラム暴走時の暴
走処理を実行させてしまう。
小さい方に合せ、リセット命令実行間隔を長くすると、
処理時間が増大したとき、誤ってプログラム暴走時の暴
走処理を実行させてしまう。
尚、一般には暴走処理は緊急回路なる手段を作動させる
ことによって行っている。
ことによって行っている。
本発明の目的は、データ処理命令を含むプログラムにお
いてこの命令の処理時間の変動の影響を受けなくすべく
、データ処理命令の処理時にプログラムによる異常検出
用カウンタの計数値を大きく設定可能にした計算機シス
テムの異常検出装置を提供するものである。
いてこの命令の処理時間の変動の影響を受けなくすべく
、データ処理命令の処理時にプログラムによる異常検出
用カウンタの計数値を大きく設定可能にした計算機シス
テムの異常検出装置を提供するものである。
本発明の要旨は、データ処理命令であるとの命令デコー
ダからの解読情報を得た時には、異常判定用の基準値を
大きく設定させ、この大きな設定値をもとにカウンタの
計数値と比較を行わしめた点にある。以下、本発明を図
面により詳述する。
ダからの解読情報を得た時には、異常判定用の基準値を
大きく設定させ、この大きな設定値をもとにカウンタの
計数値と比較を行わしめた点にある。以下、本発明を図
面により詳述する。
第1図は本発明の異常検出装置の実施例を示す図である
。図で、デコーダDECは計算機内に設けられている命
令解読用のデコーダであり、本実施例ではこのデコーダ
DEC*データ処理命令を解読する論理を付加させてい
る。デコーダDECの出力信号1はこのデータ処理命令
を解読した時に得られるデータ処理命令解読信号である
。カウンタCNTは2つの直列接続のフリップフロップ
FFO、FFIとより成シ、信号5は、一定周期で発生
するパルス信号であシ、計数入力となる。信号6は適当
にプログラム中に挿入されてなるリセット命令によって
発生するリセット信号である。フリップフロップFFC
ハ、デコーダDECのデータ処理命令解読信号(”1°
°)によってセットされ、リセット信号6によってリセ
ットされるフリップフロップである。
。図で、デコーダDECは計算機内に設けられている命
令解読用のデコーダであり、本実施例ではこのデコーダ
DEC*データ処理命令を解読する論理を付加させてい
る。デコーダDECの出力信号1はこのデータ処理命令
を解読した時に得られるデータ処理命令解読信号である
。カウンタCNTは2つの直列接続のフリップフロップ
FFO、FFIとより成シ、信号5は、一定周期で発生
するパルス信号であシ、計数入力となる。信号6は適当
にプログラム中に挿入されてなるリセット命令によって
発生するリセット信号である。フリップフロップFFC
ハ、デコーダDECのデータ処理命令解読信号(”1°
°)によってセットされ、リセット信号6によってリセ
ットされるフリップフロップである。
フリップフロップFF2はデータ処理命令解読時にフリ
ップフロップFFO,FF11C付加されて3ビツトカ
ウント能力をカウンタCNTに持たせる機能を持つ。ア
ントゲ−) ANDはFFCのQ出力とFFIのQ出力
とを入力とするアンドゲートである。緊急回路EMCは
、アンドゲートANDの出力とFF”2のQ出力とを入
力とするオアゲー) OR(この他に各種の信号が入力
されているが、本発明に特に関係しない故省略している
)、オアゲートORの出力を入力とする緊急回路部EM
とよ構成る。
ップフロップFFO,FF11C付加されて3ビツトカ
ウント能力をカウンタCNTに持たせる機能を持つ。ア
ントゲ−) ANDはFFCのQ出力とFFIのQ出力
とを入力とするアンドゲートである。緊急回路EMCは
、アンドゲートANDの出力とFF”2のQ出力とを入
力とするオアゲー) OR(この他に各種の信号が入力
されているが、本発明に特に関係しない故省略している
)、オアゲートORの出力を入力とする緊急回路部EM
とよ構成る。
以上の構成で、フリップフロップFFO、FF’l 、
FF2 。
FF2 。
FFCの構成とタイムチャートをM2図(イ)、(ロ)
に示す。カウンタCNTの構成とタイムチャートを第3
図(イ)、(ロ)に示す。カウンタCNTにフリップフ
ロップFF2 ’!<付加した時の構成とタイムチャー
トを第4図(イ)、(ロ)に示す。具体的に説明する。
に示す。カウンタCNTの構成とタイムチャートを第3
図(イ)、(ロ)に示す。カウンタCNTにフリップフ
ロップFF2 ’!<付加した時の構成とタイムチャー
トを第4図(イ)、(ロ)に示す。具体的に説明する。
第2図でFFはセット端入力Sによって1°°がセット
され(Q=1)、リセット端入力Rによってリセットさ
れる(Q−l”)。セット・リセット共に立上シトリガ
の形式をとっている。第3図で周期的に入力するパルス
信号5はいわゆるクロックパルスであリ、一定周期τ毎
に発生している。FFOは第1見目のクロックパルスで
1°“がセットされ、この時のFFOのQ出力は0°゛
である故、FFIの状態はそれ以前の状態が維持される
。次に、2発目のクロックがくると、FFOは反転した
状態となシ、FF。
され(Q=1)、リセット端入力Rによってリセットさ
れる(Q−l”)。セット・リセット共に立上シトリガ
の形式をとっている。第3図で周期的に入力するパルス
信号5はいわゆるクロックパルスであリ、一定周期τ毎
に発生している。FFOは第1見目のクロックパルスで
1°“がセットされ、この時のFFOのQ出力は0°゛
である故、FFIの状態はそれ以前の状態が維持される
。次に、2発目のクロックがくると、FFOは反転した
状態となシ、FF。
のQ出力はθ″、 FFOのQ出力は61゛となり、こ
のFFOのQ出力によfi FFIはセットされQ出力
は1°°となる。このカウンタCNTはいわゆる2ビツ
トカウンタであり、2ビツトの取りうる計数状態は00
,01,10.11の4通りとなる。本実施例では、通
常の命令は2τ以内に処理できるものとすると、クロツ
クメルフ3発目で2でとなる故、クロツクメルフ3発目
の直前でカウンタCNTへのリセット信号6が印加する
ようにプログラム構成している。
のFFOのQ出力によfi FFIはセットされQ出力
は1°°となる。このカウンタCNTはいわゆる2ビツ
トカウンタであり、2ビツトの取りうる計数状態は00
,01,10.11の4通りとなる。本実施例では、通
常の命令は2τ以内に処理できるものとすると、クロツ
クメルフ3発目で2でとなる故、クロツクメルフ3発目
の直前でカウンタCNTへのリセット信号6が印加する
ようにプログラム構成している。
次に、フリップフロップFF2の付加による動作を第4
図に従って説明する。FF2を設けない時には、3発目
のクロックパルスが発生する直前にリセット信号6が印
加した場合は、その時点ではすでに異常判定が下されて
しまっている。然るに、FFZを付加した結果、データ
処理命令実行時には、3ビツト構成のカウンタになるた
め、3発目の直前でリセット信号が発生しても異常判断
を下さない。図で、時間t1時点で発生するリセット信
号6が通常の命令処理時のリセット信号を示し、時間t
2時点で発生するリセット信号6がデータ処理命令時の
リセット信号を示している。この結果、データ処理命令
時には、カウンタCNTは、フリップフロップFF2の
分を含めて計数時間が延長され(その延長時間は約2τ
相当分)たことになる。
図に従って説明する。FF2を設けない時には、3発目
のクロックパルスが発生する直前にリセット信号6が印
加した場合は、その時点ではすでに異常判定が下されて
しまっている。然るに、FFZを付加した結果、データ
処理命令実行時には、3ビツト構成のカウンタになるた
め、3発目の直前でリセット信号が発生しても異常判断
を下さない。図で、時間t1時点で発生するリセット信
号6が通常の命令処理時のリセット信号を示し、時間t
2時点で発生するリセット信号6がデータ処理命令時の
リセット信号を示している。この結果、データ処理命令
時には、カウンタCNTは、フリップフロップFF2の
分を含めて計数時間が延長され(その延長時間は約2τ
相当分)たことになる。
次に、緊急回路EMCの動作を説明する。緊急回路EM
Cは、アントゲ−) ANI)の出力とFF’2の出力
とを選択的に取込み異常判定を行い、異常判定時には緊
急処理を実行さぜる。アンドゲートANDは、FFCの
Q出力によってゲートが開き、Q出力はデータ処理命令
時のみO″であり、非データ処理命令時は′1°”とな
る。従って、アンドゲータANDは非データ処理命令時
、FFIのQ出力を出力させることKなる。−万、FF
2の出力を取込む時はデータ処理命令の時である。従っ
て、緊急回路EMCは、非データ処理命令時かデータ処
理命令かに応じて緊急判定ができ、緊急処理を実行する
ことができる。緊急判定及び緊急処理は緊急回路部EM
によって行っている。
Cは、アントゲ−) ANI)の出力とFF’2の出力
とを選択的に取込み異常判定を行い、異常判定時には緊
急処理を実行さぜる。アンドゲートANDは、FFCの
Q出力によってゲートが開き、Q出力はデータ処理命令
時のみO″であり、非データ処理命令時は′1°”とな
る。従って、アンドゲータANDは非データ処理命令時
、FFIのQ出力を出力させることKなる。−万、FF
2の出力を取込む時はデータ処理命令の時である。従っ
て、緊急回路EMCは、非データ処理命令時かデータ処
理命令かに応じて緊急判定ができ、緊急処理を実行する
ことができる。緊急判定及び緊急処理は緊急回路部EM
によって行っている。
第5図はリセット命令の挿入個所と命令実行過程との関
係を示す図である。図では一般の命令以外にデータ処理
命令を持っている事例を示している。リセット命令から
リセット命令までの総処理理時間が通常のプログラム実
行時の総処理時間よりも2τ相当分だけ大きい値’ro
に設定しておく。一般のプログラム処理時では(To−
2τ)となる。よって、データ処理命令がある時にはT
oを基準値として設定しておき、カウンタ即ちFF2の
出力を監視し、Tot越えるか否かをチェックする。T
oヲ越えて未だリセット命令によるリセット指令がない
時にはプログラム異常、或いはハードウェア上の何処か
の異常があるとの判定を下す。−万、データ処理命令が
ない時には(To−2τ)を基準値として設定しておき
、カウンタCNTのFFIの出力全監視し、(To−2
τ)を越えて未だカウンタ出力が継続している時には異
常判定を下し、対応する緊急処理を行う。データ処理命
令の存在下で且っカウンタの計数値が70以内でリセッ
トされている時Wは、正常であり、緊急回路EMCは作
動しない。データ処理命令がない時で且っカウンタの計
数値が(To−2τ)以内でリセットされている時には
正常であり、緊急回路EMCは作動しない。
係を示す図である。図では一般の命令以外にデータ処理
命令を持っている事例を示している。リセット命令から
リセット命令までの総処理理時間が通常のプログラム実
行時の総処理時間よりも2τ相当分だけ大きい値’ro
に設定しておく。一般のプログラム処理時では(To−
2τ)となる。よって、データ処理命令がある時にはT
oを基準値として設定しておき、カウンタ即ちFF2の
出力を監視し、Tot越えるか否かをチェックする。T
oヲ越えて未だリセット命令によるリセット指令がない
時にはプログラム異常、或いはハードウェア上の何処か
の異常があるとの判定を下す。−万、データ処理命令が
ない時には(To−2τ)を基準値として設定しておき
、カウンタCNTのFFIの出力全監視し、(To−2
τ)を越えて未だカウンタ出力が継続している時には異
常判定を下し、対応する緊急処理を行う。データ処理命
令の存在下で且っカウンタの計数値が70以内でリセッ
トされている時Wは、正常であり、緊急回路EMCは作
動しない。データ処理命令がない時で且っカウンタの計
数値が(To−2τ)以内でリセットされている時には
正常であり、緊急回路EMCは作動しない。
緊急回路EMCは、純粋ハードウェアによって形成して
もよいが、計算機内のソフトウェア上、カウンタ監視ル
ーチン及び緊急処理ルーチンを設けておき、このルーチ
ンによって実行させてもよい。
もよいが、計算機内のソフトウェア上、カウンタ監視ル
ーチン及び緊急処理ルーチンを設けておき、このルーチ
ンによって実行させてもよい。
また、第1図で緊急回路EMCはオアゲートoRを介し
てカウンタの出力を取込む構成としているが、オアゲー
トORを排して直接に緊急回路部EMに取込むようにし
てもよい。要は、ゲー) ANDの出方とFF2の出力
とを内容的九区別できればよい。また、FF2の出力圧
更にアントゲ−14r設はデコーダDECの出力1を制
御信号として印加させてもよく、また、FF2の付加を
デコーダDECの出力fよって制御するようにしてもよ
い。緊急処理の内容としては、その緊急処理発生時のプ
ログラムカウンタ(pc)の内容の一時退避及び処理中
のデータの一時退避、更に緊急処理のため尾それ以前の
所定のプログラムに戻す作業を行わせること等である。
てカウンタの出力を取込む構成としているが、オアゲー
トORを排して直接に緊急回路部EMに取込むようにし
てもよい。要は、ゲー) ANDの出方とFF2の出力
とを内容的九区別できればよい。また、FF2の出力圧
更にアントゲ−14r設はデコーダDECの出力1を制
御信号として印加させてもよく、また、FF2の付加を
デコーダDECの出力fよって制御するようにしてもよ
い。緊急処理の内容としては、その緊急処理発生時のプ
ログラムカウンタ(pc)の内容の一時退避及び処理中
のデータの一時退避、更に緊急処理のため尾それ以前の
所定のプログラムに戻す作業を行わせること等である。
また、他の診断要素とからめてシステムのダウン等の処
理を行わせることもある。
理を行わせることもある。
以上の実施例では、データ処理命令が1個の事例を示し
たが、複数存在すればその分だけ大きな時間を設定する
ことになる。また、基準値のレベルを2つとしたが、プ
ログラム(命令)の種類によって2つ以上設定させるこ
ともできる。
たが、複数存在すればその分だけ大きな時間を設定する
ことになる。また、基準値のレベルを2つとしたが、プ
ログラム(命令)の種類によって2つ以上設定させるこ
ともできる。
本発明によれば、命令の実行時間が特定の条件によって
大きく変動するような命令を含む蓄積プログラムの異常
検出を正確に検出可能になった。
大きく変動するような命令を含む蓄積プログラムの異常
検出を正確に検出可能になった。
第1図は本発明の実施例図、第2図(イ)、(ロ)はF
Fの構成とタイムチャートを示す図、第3図(イ)、(
ロ)はカウンタCNTの構成とタイムチャートを示す図
、第4図(イ)、(ロ)はFFZを付加したカウンタの
構成とり人事例を示す図である。 DEC・・・デコーダ、CNT・・・カウンタ、F’F
O、FF1 。 FF2 、 FFC・・・フリラグフロップ、FCMC
・・・緊急回路。 代理人弁理士 秋 本 正 実第4図 (ロ) 339− 第5図
Fの構成とタイムチャートを示す図、第3図(イ)、(
ロ)はカウンタCNTの構成とタイムチャートを示す図
、第4図(イ)、(ロ)はFFZを付加したカウンタの
構成とり人事例を示す図である。 DEC・・・デコーダ、CNT・・・カウンタ、F’F
O、FF1 。 FF2 、 FFC・・・フリラグフロップ、FCMC
・・・緊急回路。 代理人弁理士 秋 本 正 実第4図 (ロ) 339− 第5図
Claims (1)
- 【特許請求の範囲】 1、 カウンタを使用したウォッチ・ドッグ・タイマ方
式を採用して、プログラムの暴走等の異常を検出する計
算機システムの異常検出装置に於いて、計算機の実行す
る命令のうち実行時間が他に比べて大きな値を有する命
令の実行時のみ上記ウォッチ・ドッグ・タイマ方式のカ
ウンタの計数容量を大きく設定させると共に、該カウン
タの計数値に応じてプログラムの暴走等の異常検出を行
なってなる計算機システムの異常検出装置。 2、 プログラムの実行時間に合せてプログラムの暴走
判定用の第1の暴走判定実行時間を予じめ決めておき、
プログラム中の該暴走判定実行時間対応位置毎にリセッ
ト命令を挿入させ且つ、プログラムを構成する命令の中
で実行時間が上記第1の暴走判定実行時間設定時の命令
に比べて、時間計数用の一定周期のパルス信号の少なく
とも1周期相当分の実行時間以上の大きな実行時間(第
2の実行時間)を持つ場合、該第2の実行時間に合せた
位置にリセット命令を挿入させたプログラム構成にさせ
ると共【、上記プログラム中に挿入されてなるリセット
命令読出し時に該リセット命令によってリセットされ且
つリセット命令と次のリセット命令との間にあっては上
記一定周期のパルス信号を時間計数用として取込み計数
するカウンタを設け、上記第2の実行時間を持つ命令解
読時には一ヒ記カウンタの計数能力を上記第2の実行時
間に合せて増大させる構成とし、且つ上記カウンタの計
数値を監視する手段を設けると共に該手段は、上記カウ
ンタの泪数値が第1の実行時間対応の命令時には該fA
1の実行11:?間対応のH1数値以上の時、及び上記
カウンタの泪数値が第2の実行時間対応の命令時には該
第2の実行時間対応の上記増大した計数能力によるに1
−数値以上の時に泪算機システムのプログラム暴走等の
異常と判定させる手段より成る計算機システムの異常検
出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56162709A JPS5864555A (ja) | 1981-10-14 | 1981-10-14 | 計算機システムの異常検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56162709A JPS5864555A (ja) | 1981-10-14 | 1981-10-14 | 計算機システムの異常検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5864555A true JPS5864555A (ja) | 1983-04-16 |
Family
ID=15759799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56162709A Pending JPS5864555A (ja) | 1981-10-14 | 1981-10-14 | 計算機システムの異常検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5864555A (ja) |
-
1981
- 1981-10-14 JP JP56162709A patent/JPS5864555A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59114652A (ja) | ウォッチドッグ・タイマ回路 | |
JPS5864555A (ja) | 計算機システムの異常検出装置 | |
US4464751A (en) | Machine check coordination | |
CN116431377B (zh) | 一种看门狗电路 | |
JP2743562B2 (ja) | 障害処理方式 | |
JPH0346853B2 (ja) | ||
JPS5935250A (ja) | プログラム制御装置 | |
JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
JPS59148961A (ja) | プロセツサの動作監視方式 | |
JPS6051141B2 (ja) | プログラム暴走検出方式 | |
JPS63280345A (ja) | プログラム異常検出方法 | |
JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
JP2864630B2 (ja) | マイクロコンピュータのプログラム暴走検出回路 | |
JP2626119B2 (ja) | マイクロコンピュータ開発支援装置 | |
JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
JPS5844261B2 (ja) | サブル−チン動作障害検出装置 | |
JPS6324331A (ja) | コンピユ−タの暴走検知装置 | |
JPS61121140A (ja) | コンピユ−タの暴走検出方式 | |
JPH01243132A (ja) | 障害処理方式 | |
JPS62216048A (ja) | プロセツサの暴走検出方式 | |
JPS62190537A (ja) | プログラム実行監視方法 | |
JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 | |
JPH0546439A (ja) | 暴走監視装置 | |
JPH02122352A (ja) | 入出力動作診断方法 |