JPS586307B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS586307B2
JPS586307B2 JP51151322A JP15132276A JPS586307B2 JP S586307 B2 JPS586307 B2 JP S586307B2 JP 51151322 A JP51151322 A JP 51151322A JP 15132276 A JP15132276 A JP 15132276A JP S586307 B2 JPS586307 B2 JP S586307B2
Authority
JP
Japan
Prior art keywords
metal film
lead wire
short hole
transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51151322A
Other languages
English (en)
Other versions
JPS5375762A (en
Inventor
喜之 内田
崇 大沼
謙 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP51151322A priority Critical patent/JPS586307B2/ja
Publication of JPS5375762A publication Critical patent/JPS5375762A/ja
Publication of JPS586307B2 publication Critical patent/JPS586307B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置、特に半導体装置のリードワイアの
接続構造に関する。
半導体装置にリードワイアを接続するに当っては、一般
に、半導体基板の表面にアルミニウム等の金属膜を１〜
１０μｍ程度の厚さに真空蒸着し、この金属膜にアルミ
ニウム等のリードワイアを接続している。
半導体装置は、そのオンオフ作動に伴う発熱、冷却の繰
返えし、すなわち、パワーサイクルを長期にわたって受
ける。
このパワーサイクルを長期にわたって受けると、金属膜
の劣化が進み、その表面が白化してくるのが観察される
。
また、この劣化に伴い、金属膜とこれに接続されたリー
ドワイアとの結合が劣化し、リードワイアの金属膜から
の剥離が起る。
金属膜が劣化しても、電流を流す機能としては実用上あ
まり問題とはならない。
が、リードワイアの剥離が発生すると、致命的な欠陥と
なる。
本発明はかかる欠点の改良に向けられたものであり、し
たがって、本発明の主たる目的は、長期のパワーサイク
ルにもかかわらず、リードワイアの金属膜よりの剥離が
発生することのない半導体装置を提供することである。
金属膜の劣化は、電流密度の大きい部分、すなわち、温
度上昇の激しい部分での進行が、当然ながら著しい。
したがって、トランジスタを例にとると、ベース電極は
ほとんど問題にならない。
問題となるのはエミツタ電極である。
本発明では、エミツタ電極の一部に近接する半導体素子
の電流密度がほぼ零の表面帯域、あるいはかかる場所に
電流密度がほぼ零の帯域を積極的に形成して、その部分
にリードワイアを接続する。
この電流密度がほぼ零の帯域の面積はリードワイア接続
部の１／２以上に設定される。
以下、図面を参照して本発明を詳細に説明する。
なお、本発明の理解の基礎として、従来技術を概観する
。
本明細書中、同一番号は同一個所またはその均等個所を
示す。
また、方向、相対位置等を示す語は添付図面について用
いられる。
トランジスタ（ダーリントントランジスタを含む）の一
種に、エミツタとコレクタ間に逆並列ダイオードを内蔵
するものがある。
ＮＰＮトランジスタの場合コレクタ電極がダイオードの
カソードとして機能し、また、シート孔と呼ばれる領域
がアノードとして機能する。
エミツタ電極に覆われた領域でエミツタ拡散を行わない
ベース領域がある。
この領域をショート孔と呼んでいる。
第１図および第２図は、かかるショート孔を持つ従来例
を示している。
図中、ショート孔は参照番号４で示している。１はエミ
ツタ電極で、２はベース電極、３はエミツタリードワイ
アである。
ショート孔４はエミツタ電流密度が零である。
したがって、トランジスタの作動に伴う発熱があったと
しても、この部分のエミツタ電極はその他の部分に比較
してその温度が小さく、アルミニウムのような金属膜の
劣化が起りにくい。
しかし、従来、この種トランジスタでエミツタ電極へリ
ードワイアをボンデイングする場合、このショート孔の
持つ特徴は全く考慮されていなかった。
したがって、リードワイアのエミツタ電極への接続面積
に比較してショート孔の大きさは非常に小さい（第１図
）かあるいはショート孔が大きくても、リードワイアを
このショート孔に近接配置することはなかった（第２図
）。
このため、パワーサイクルに対するリードワイアの接着
強度は通常の構造のトランジスタと同程度であった。
本発明では、ショート孔の以上の特徴に着目し、第３図
に示すように、ショート孔４をリードワイア３のエミツ
タ電極１への接触面積の１／２以上に形成するとともに
、このショート孔の半導体基板表面への露出部、即ち電
流密度がほぼ零の表面帯域と金属１を挾んで向い合うよ
うにリードワイア３を金属膜の表面に接続するものとし
た。
以上の例は逆並列ダイオードを内蔵したトランジスタの
例である。
が、通常のトランジスタの場合、上述したようなショー
ト孔は電気的特性上避けねばならない。
このため、通常のトランジスタの場合は、第４図に示す
ように、ショート孔４とエミツタ電極１（金属膜）との
間に絶縁薄膜５を介在させて、ショート孔とエミツタ電
極とを電気的に隔離している。
この絶縁膜としてはＳｉ０２膜、Ｓｉ３Ｎ４膜あるいは
Ａｌ２Ｏ３膜等であって良いが、エミツタ拡散を行う際
の遮蔽用Ｓｉ０２膜を利用するのが望ましい。
この例の場合も、前述した例と同様にエミツタ拡散をし
ない表面帯域では当然エミツタ電流が零であるので、ト
ランジスタの間欠動作の際の温度上昇は小さく、金属膜
の劣化も少なく、したがって、耐パワーサイクル性も向
上する。
第３図に示したトランジスタにケース温度差９０℃程度
を生せしめるパワーサイクル試験を実施した。
この試験で、２０，０００サイクルのパワーサイクルを
与えてもリードワイアの電極面からの剥離はなかった。
一般にトランジスタに要求されるパワーサイクル性が５
，０００サイクル以上であることを考えると、これは十
分良好な結果である。
なお、本発明はサイリスクにも適用できる。
この場合、同様のショート孔あるいは上述した第２の実
施例のように電流密度の小さい表面帯域をサイリスタの
カソード部につくり、そこにワイアのボンデングを行う
。
【図面の簡単な説明】
第１図及び第２図はショート孔を持つ従来のトランジス
タを示し、ａは平面図であり、ｂはａのＸ−Ｙ線に沿っ
た断面図であり、第３図は本発明に従ってリードワイア
を接続したトランジスタであって、逆並列ダイオードを
内蔵しているトランジスタであり、ａは平面図、ｂはａ
のＸ−Ｙ線に沿った断面図であり、第４図は本発明に従
ってリードワイアを接続した通常のトランジスタであり
、ａは平面図で、ｂはａのＸ−Ｙ線に沿った断面図であ
る。 １……エミツタ電極、２……ベース電極、３……エミツ
タリードワイア、４……ショート孔およびその相等域、
５……絶縁体。

Claims (1)

    【特許請求の範囲】
  1. １ トランジスタと、そのエミツターコレクタ間に逆並
    列接続されるダイオードとを同一の半導体基板中に集積
    してなる半導体装置であって、ダイオードのアノードま
    たはカソードとし才機能するショート孔がエミツタ側基
    板表面に露出し、該面を覆う金属膜が設けられているも
    のにおいて、前記ショート孔は金属膜上に接続されるリ
    ードワイアの接続面積の１／２以上の面積を有し、しか
    も前記膜を挾んでショート孔とリードワイアとが向い合
    うことを特徴とする半導体装置。
JP51151322A 1976-12-16 1976-12-16 半導体装置 Expired JPS586307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51151322A JPS586307B2 (ja) 1976-12-16 1976-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51151322A JPS586307B2 (ja) 1976-12-16 1976-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS5375762A JPS5375762A (en) 1978-07-05
JPS586307B2 true JPS586307B2 (ja) 1983-02-03

Family

ID=15516082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51151322A Expired JPS586307B2 (ja) 1976-12-16 1976-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS586307B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5477586A (en) * 1977-10-25 1979-06-21 Gen Electric Semiconductor
JPS589369A (ja) * 1981-07-08 1983-01-19 Matsushita Electronics Corp トランジスタ
JPS5818964A (ja) * 1981-07-28 1983-02-03 Fujitsu Ltd 半導体装置
JPS58199563A (ja) * 1982-05-17 1983-11-19 Sanyo Electric Co Ltd ダンパ−ダイオ−ド付トランジスタ

Also Published As

Publication number Publication date
JPS5375762A (en) 1978-07-05

Similar Documents

Publication Publication Date Title
JP6696480B2 (ja) 半導体装置
US3217401A (en) Method of attaching metallic heads to silicon layers of semiconductor devices
JPS586307B2 (ja) 半導体装置
JP3216305B2 (ja) 半導体装置
JPH04363031A (ja) 半導体装置
US3089067A (en) Semiconductor device
JPH07176664A (ja) 半導体装置およびその製造方法
JPS5938075A (ja) サ−マルヘツド
US3569796A (en) Integrated circuit contact
JPS60153188A (ja) ヒ−トパイプを利用した半導体レ−ザ−出力装置
JPH01150379A (ja) 発光装置
US3325701A (en) Semiconductor device
JPH08204066A (ja) 半導体装置
JPS6226582B2 (ja)
JP3117215B2 (ja) 圧接型半導体装置
JPS60150636A (ja) 電力用半導体素子のための接点電極
JPS5870584A (ja) 半導体装置
JPH0414842Y2 (ja)
JPH0312468B2 (ja)
JPS59224149A (ja) 発熱電子素子の取付構造
JP2003142651A (ja) 電力用半導体装置
JP2022123611A (ja) 半導体装置
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JPH05110116A (ja) ダイオードチツプの構造
JPS5598835A (en) Pressure-welded semiconductor device