JPS586167A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS586167A
JPS586167A JP56103533A JP10353381A JPS586167A JP S586167 A JPS586167 A JP S586167A JP 56103533 A JP56103533 A JP 56103533A JP 10353381 A JP10353381 A JP 10353381A JP S586167 A JPS586167 A JP S586167A
Authority
JP
Japan
Prior art keywords
region
transistor
base
regions
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56103533A
Other languages
English (en)
Other versions
JPH0258772B2 (ja
Inventor
Kimimaro Yoshikawa
公麿 吉川
Isamu Takashima
勇 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56103533A priority Critical patent/JPS586167A/ja
Publication of JPS586167A publication Critical patent/JPS586167A/ja
Publication of JPH0258772B2 publication Critical patent/JPH0258772B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置Ijl#にバイポーラトランジスタ
を含む半導体装置の製造方法に関する。
最近エレクトロニクスの応用分野が広がるにつれて%特
性の異る種々のトランジスタを一枚の基板に形成した半
導体集積回路を製作することが多くなってきている。こ
の傾向は特にバイポーラトランジスタを用いたリニア牛
導体集積回路(以下LICという)において強くなって
いる。このような半導体集積回路の製作において重要亀
こと社。
いかにしてより少い工程でもって特性の異る種々のトラ
ンジスタを形成するかということである・原理的には特
性を得るに必要なトランジスタの活性領域を形成するた
めに2条件を変えて何回でも選択的に不純物の導入を行
えば良いわけであるが、実際問題としては、そう多数回
の地理を行うことは峻しく、父、不純物の導入工程が増
えれば増えるほどLICの品質及び製造歩留りが大幅に
低下する。従って、各トランジスタの大きさを変えて設
計する仁とにより、各トランジスタはなるべく同一工程
で製作できるように工夫されているが設計の自由度は必
ずしも大きくはない。
特に、−個(2)LICの中に通常のバイポーラトラン
ジスタと楽積注入−理回路(インテグレーテッド イン
ジエクシ曹ン ロジツ/ ; 1mtegra−ted
 Injection Logic:l”L )を−緒
に作プ込む場合両者トランジスタを同一不純物導入工程
で形成したのでは所望の特性を得ることが極めて内層で
ある。
第1図はか\2従来例のILL累子(以下単にI”Lと
いう)とバイポーラトランジスタを含むLICの一部分
を示す模式的断面図である。
パイボーラド2ンジスタ1とIIL2とが分離拡散領域
20により隔てられて同一半導体基板5に形成されてい
る。この図で3はP型子導体基体。
4はN+fjl!埋込拡散領域、5は気相成長により形
成され九N型半導体基板、6,7,8,9.10 及び
11はそれぞれトランジスタlのベース領域(PII)
、エミッタ領域(N+型)、コレクタ電極増出し領域(
N”ff1)、  ベース電極、エミッタ電極及びコレ
クタ電極である。一方、12.i3.14゜15.16
,17.18及び19はI”L 2のベース領域(P型
)%インジェクタ領域(PfJ)、jtgi ’:xレ
クタ領域(N+型)、第2コレクタ領域(N+型)、ベ
ース電極、インジェクタ電極、第1コレクタ電極及び第
2コレクタ電極である。なお21は酸化シリコン膜であ
る。
このような構造のLICにおいて最も問題になることは
、もともとIILは低圧動作であるのでトランジスタl
の耐圧を大きくすることが国電なことである。
トランジスタlの耐圧を大きくするにはそのベース幅W
btを大きくかつその不純物濃[t−上げる必要がある
が、同一の不純物導入工程でIILも形成するとすると
IILの縦形トランジスタ(逆方向N)’N トランジ
スタ、以下単に逆トランジスタという)のベース幅Wb
zも大となりかつ電子の注入効率が小さくなる結果その
電流増幅率βUが小さくなり動作特性が規格を満足しな
くなる場合が生じるO 又逆トランジスタのベース領域12の不純物濃度を低く
すると逆トランジスタのβUは大きくなるが、横形トラ
ンジスタ(インジェクタミツ、牛4体基板5.ベース領
域12で形成→の正孔の注入効率が小さくなる結果その
利得が小さくなってしまうことになる0 すなわち、このLICの機能を最大限に発揮する九めに
は、■ トランジスタlのベース領域6は不純物濃度が
高くかつベース幅Wb 1も大きいこと0■ IILの
逆トランジスタのベース領域12はその真性ベース領域
(コレクタ領域14.15の真下部分)は不純物濃度が
低くかつベース幅Wbsが小さいこと。■ ILLの逆
トランジスタのベース領域12の真性ベース領域以外の
部分は不純物濃度が高くかつその領域の深さが深いとと
0(グラフトベース構造)。の三つの条件を同時に満足
しなければならない。
これらの条件を満たす構造のLICはベース領域の不純
物導入を2回に分けて行うことにより可能であるが、工
程数が増えるという問題の外K。
I”L 2の横形トランジスタのベース幅Wbsの決定
が!スフの目金せずれによシネ正確になる結果。
LICの品質及び製造歩留9が大幅に低下するという問
題点を有している。
本発明の目的は、上述のか\る問題点を解決する丸めに
、−回の不純物導入によりそれぞれ不純物濃度及び深さ
の異る複数のベース領域を形成することができる半導体
装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板のトラン
ジスタを形成すべき領域の一部分を露出し不純物を導入
する工程と、この露出し友部分の少くとも一つの特定部
分を露出したま\にして前記半導体基板の表面を絶縁膜
で被覆し酸化雰囲気中で熱処理する工程と、不活性ガス
雰囲気中で前記導入した不純物の押込み拡散を行う工程
とを含むことから成っている0 以下図面を参照し本発明について詳しく説明するO 第2図(jl)〜(e)は本発明の適用の一実施例であ
るLICの製造方法の主要工程におけるLICの一部分
を示す模式的断面図である0この実施例は第1図に示し
たIllとトランジスタからなるLICと同じものに本
発明を適用し丸ものであり、第2図の各断面図では第1
図の半導体基板5の下部から下は省略してあシ、更に酸
化膜の開口部段等の細かい点も示されていない。
N型半導体基板35のトランジスタ31及び1”L 3
2を形成すべき領域の一部分(トランジスタ31のベー
ス領域36 、 IILのベース領域42、インジェク
タ領域430部分)を露出し、B イオン注入により不
純物を導入する工程(第2図(b))と、この露出した
部分の1!Lのコレクタ領域を形成すべき部分を除い友
他の部分を絶縁層として窒化シリコン膜52で被覆しく
第2図(C) )、酸化雰囲気中で熱処理し酸化シリコ
ン膜53を形成する工程(第2図(d) ’) 、不活
性ガス雰囲気中で押込み拡散することによシそれぞれ不
純物濃度及び深さの異る領域(トランジスタ31のベー
ス領域3611L(DC−ス領域42.インジェクタ領
域430部分)t−形成する工程(第2図(C))を含
んでこの実施例の製造方法りできている。
以下この実施例についてより詳細に説明する〇比抵抗l
Ω・1のP型のシリコン基体のトランジスタ31及びI
IL 32を形成すべき領域に層抵抗(以下ρ−という
)約20ΩΔ]のN壓埋込拡散領埴を形成し、その上に
気相成長によシ形成された比抵抗約lΩ・1厚さ約10
声 にP+型の分離拡散領域50を設は基1j35上にシリ
コン酸化膜(以下Siへ膜という)51t−形成する。
(第2図(51) ) o次いで、例えばふつ酸による
選択エツチングによシ、トランジスタ31のベース領域
36,I”L32のベース領域42及びインジェクタ領
域43を形成すべき部分を露出した上で、例えばボロン
イオンを加速電圧50KeVで5xlQ”CI&−”程
度注入する。(第2図(b) ) o次いでその表面に
絶縁膜として窒化シリコン852をCVD法テ0.5,
gml![被覆し111,のコレクタ44。
45を形成すべき領域の部分を例えばグツズiエツチン
グにより富山させるo (gz図(C) ) o次いで
例えば酸化雰囲気としてスチーム酸素雰囲気中で100
0℃根度の熱処理を施し前記コレクタ44。
45を形成すべき領域に酸化シリコン114I53t−
数百Aの厚さに形成する。(* 2図tat ) oか
くして。
シリコン酸化g[53は図示のようにIILのベース領
域42の内側にも食い込み形成され、かつ酸化膜中へは
ベース領域42からの不純物拡散が同時に行われるので
、酸化膜真下のベース領域42は厚さが薄くなるととも
に不純物濃度も低くなる。
次いで,窒化シリコン膜52及び酸化シリコン膜51を
一度取シ去り,新たに酸化シリコン膜51を全面に再形
成させて1例えば窒素のような不活性ガス雰囲気中で1
140℃程度の鳥温で約1時間の押し込み拡散を行う0
(第2図(e) ) oなおこの場合必ずしも再酸化膜
の形成は必要ではなくもとの酸化膜と窒化−のま\この
押込み拡散を行っても良い0かくしてトランジスタ31
のベース領域36、I”Lのベース領域42及びI”L
のインジェクタ領域43が最終的に形成されるOこの場
合。
上述のようにIIL 3 2のベース領域42のコレク
タ44.45金形成すべき領域部分は厚さが薄く且つ不
純物濃度が他よりも低くなっているので,これらの部分
では,不純物の押込みが小さくなりいわゆるグラフトベ
ース構造が得られる。
次いで、従来の方法によhN型不純物を拡散してトラン
ジスタ31のエミッタ領域37%コレクタ電極取出し領
域38及びIILの逆トランジスタの第1.第2コレク
タ領域44.45’を形成し、更に酸化シリコン膜51
を開口し例えばアル建エクムを蒸着してトランジスタ3
1のベース電極39。
エミッタ電極40、コレタタミ極41% l■Lのベー
X電極46%インジェクタ電極47、第1コレクタ電極
48%第2コレクタ電極49をそれぞれ形成することに
より不発明の一実施例の方法を適用して製造され&L 
I Ca出来上るO以上詳細KYI1.明し九通シこの
実施例0LICは。
第2図(f)に示す如く、トランジスタ31のベース領
域は不純物の導入とその押込み拡散の条件を制御するこ
とによりその不純物濃度を高くするとともにベース幅W
blを大きくすることができるので所要の高耐圧トラン
ジスタを得ることができるO更に、l唱の逆トランジス
タのベース領域42のうちコレクタ44.45の真下の
真性ベース領域は、シリコン酸化膜の形成条件を制御す
ることによりその不純物111[を低くするとともにベ
ース幅Wbsを小さくすることができ、この真性ベース
領域以外の部分はトランジスタ31のベース領域36と
同じ条件で同時に形成されるので、その不純物濃度は高
く深さも深いいわゆるグラフトベース構造が得られるの
で逆トランジスタの電流増幅率βUを大きくすることが
できる0 更に又、 ILLのインジェクタ領域43はトランジス
タ31のベース領域36と同じ条件で同時に形成される
ので、その不純物濃度は高く深さが深いので、横形トラ
ンジスタの利得を大きくすることができる0又、ベース
の不純物導入は一回だけであるので、マスクの目金せず
れは無く従ってベース幅W1は正確に設定されることに
な、9.LICの品質のばらつき製品歩留の低下を来す
ことも無くなる0 すなわち、この実施例のLICは前述のLICの機能¥
tiIt大限に発揮するための3つの条件を完全に満足
していることになる〇 なお、この実施例においては、ベース不純物の導入を不
純物イオン注入法による場合について説明したが、これ
は不純物の熱拡散によってもできることはいうまでもな
い。
又、絶#物として窒化シリコン暎の場合について説明し
たが、仁れも酸化シリコン等の他のものであっても差支
えない。
なお、又半導体基板としてPfiを用い九がh型でも差
支えない。
更に又、一実施例としてバイポーラトランジスタと1−
からなる1、ICの場合について説明したが1本発明の
方法は、基本的に社半導体基板にトランジスタを一11
形成する場合も同様であ夛、喪は一回のベース不純物導
入工程のみで、特定部分に酸化膜を形成した@、押込み
拡散を行うことにより、不純物製板と拡散深さの異るベ
ース領域を形成することにある。
以上詳細に説明したとお91本発明の半導体装置の製造
方法は、ただ−回のベース不純物導入工程のみで&特定
部分に酸化at−形成した後、熱処理することにより、
不純物濃度と拡散深さの異る複数のベース領域を形成す
ることができるので。
リニア半導体集積回路のように特性の異る種々のトラン
ジスタを一枚の基板に集積する場合に問題となる製造工
程の増大、製品の品質並びに製品歩留りの低下などの問
題を解決することができその効果は大である0
【図面の簡単な説明】
第1図は従来例0LICの一部分を示す模式的断面図、
第2図(a)〜(f)は本発明の適用の一実施例である
LICO主!!製造工程における1、ICの一部分を示
す模式的断面図である0 1.31・・・・・・バイポーラトランジスタ、2.3
2−・・・・・lル素子、3・・・・・・P型半導体基
体、4・・・*+* N+型埋込拡散領域%5.35・
・・−N m半導体基板%6.12.36.42−・・
−・・ベース領域、7,37・・・・・・エミッタ領域
、8.38・・・・・・コレクタ電極取出し領域。 9.16,39.46  ・・・・・・ベース電極、1
0,40・・・・・・エミッタ領域、11.41・・・
・・−コレクタ領域、13゜43・・・・・・インジェ
クタ領域、14.44・・・・・・第1コレクタ領域、
15.45−・・・・・第2コレクタ領域、20#50
・・・・・・分離拡散領域、21.51.53・・・・
・・酸化シリコン膜、 52−−−−−−窒化シ9 :
s ンjll[、Wbl、Wbs。 爾ト・・・・・ベース幅。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板のトランジスタを形成すべき領域の一部分を
    露出し不純物を導入する工程と、この露出し九部分の少
    くとも一つの特定部分を露出したt〜にして前記半導体
    基板の表面を絶縁膜で被覆し酸化雰囲気中で熱処理する
    工程と、不活性ガス雰囲気中で前記導入した不純物の押
    込み拡散を行う工程とを含むことを特徴とする半導体装
    置の製造方法。
JP56103533A 1981-07-02 1981-07-02 半導体装置の製造方法 Granted JPS586167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56103533A JPS586167A (ja) 1981-07-02 1981-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56103533A JPS586167A (ja) 1981-07-02 1981-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS586167A true JPS586167A (ja) 1983-01-13
JPH0258772B2 JPH0258772B2 (ja) 1990-12-10

Family

ID=14356504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56103533A Granted JPS586167A (ja) 1981-07-02 1981-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS586167A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08318439A (ja) * 1996-06-17 1996-12-03 Canon Inc 移動案内装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4928789A (ja) * 1972-07-18 1974-03-14
JPS513873A (en) * 1974-06-29 1976-01-13 Tokyo Shibaura Electric Co Handotaisochino seizohoho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4928789A (ja) * 1972-07-18 1974-03-14
JPS513873A (en) * 1974-06-29 1976-01-13 Tokyo Shibaura Electric Co Handotaisochino seizohoho

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08318439A (ja) * 1996-06-17 1996-12-03 Canon Inc 移動案内装置

Also Published As

Publication number Publication date
JPH0258772B2 (ja) 1990-12-10

Similar Documents

Publication Publication Date Title
JP2846596B2 (ja) 埋込み接合を有する半導体装置の製造方法
CA1179786A (en) Lateral transistor structure having self-aligned base and base contact and method of fabrication
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPH09102550A (ja) Ldd cmos形成方法
JPS586167A (ja) 半導体装置の製造方法
JPH1055976A (ja) 種々の埋められた領域を有する半導体装置の製造方法
US6150225A (en) Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors
US4567644A (en) Method of making triple diffused ISL structure
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JPS6238869B2 (ja)
JPS5884442A (ja) 半導体装置の製造方法
JPS58164241A (ja) 半導体装置の製造方法
JPS6031107B2 (ja) 半導体集積回路装置
JPS641933B2 (ja)
JPH01160051A (ja) バイポーラトランジスタ
JPH0239861B2 (ja)
JPS59130458A (ja) 半導体集積回路
JPH08213407A (ja) 半導体装置
JPH01133356A (ja) BiMOS半導体回路装置の製造方法
JPS61139057A (ja) 半導体集積回路装置の製造方法
JPH0237726A (ja) 半導体素子の製造方法
JPS63205953A (ja) 半導体装置の製造方法
JPH0228327A (ja) 半導体装置及びその製造方法
JPS58169956A (ja) 半導体集積回路装置及びその製造方法
JPS6184049A (ja) 半導体装置の製造方法