JPS5860324A

JPS5860324A - 定電圧回路

Info

Publication number: JPS5860324A
Application number: JP15897081A
Authority: JP
Inventors: Shinichi Murashige; 村重　伸一
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1981-10-05
Filing date: 1981-10-05
Publication date: 1983-04-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、定電圧回路、特にアナログ方式シリーズ形
定電圧回路に関する。

定電圧電源に用いるアナログ方式シリーズ形定電圧回路
は、従来、第１図のように構成されていた。制御用トラ
ンジスタ１は、そのエミッタ側が負荷９に接続され、出
力電圧Ｖｏを制御する制御素子である。制御用トランジ
スタ１のベース電流を一制御する誤差増幅用トランジス
タ２によって誤差増幅回路が形成され、誤差増幅用トラ
ンジスタ２のコレクタと制御用トランジスタｌのベース
が接続されている。抵抗６．７．８およびツェナダイー
ド３から成るブリッジ回路の出力点ｌ０１１１の間に誤
差増幅用トランジスタ２のベースおよびエミッタが接続
されている。また、このブリッジ回路の入力点、すなわ
ち抵抗７．８０両端間に、平滑用コンデンサ４が並列接
続され、コンデンサ４の両端は負荷９に接続する出力端
子となっている。出力電圧ｖＯは抵抗７．８で分割され
、ツェナ　ダイオード３両端に一定の基準電圧が発生す
る。従って、出力電圧ｖＯの変動分は、前述のブリッジ
回路の出力点１０．１１の電位の差、すなわち誤差増幅
用トランジスタ２のベース・エミッタ間電圧ｖ２ＢＥの
変化として現われる。このＶ　２ＢＥが変化すると、制
御用トランジスタｌのベース・エミッタ間電圧ｖ１ＢＥ
が変化することになり、制御用トランジスタ１のコレク
タ・ベース間に接続された抵抗５によってｖｌＢＥの変
化を打ち消すよう制御用トランジスタ１のベースに負帰
還がかかる。例えば、出力電圧Ｖ。が増加したとすると
、ｖ２ＢＥが増加するため抵抗５に流れる電流の１部が
接続点１２より、誤差増幅用トランジスタ２のコレクタ
側に流れ、制御用トランジスタ１のベース電位が下げら
れるから、出力電圧ｖｏはもとの状態に引き戻される。

この抵抗５は、負荷９に流れる最大負荷電流に応じて設
定される。

ところで、この従来の回路では、動作状態において制御
用トランジスタｌには必要なベース電流のみが供給され
る構成であるから、例えば負荷９に流れる負荷電流が小
さい時、抵抗巨を流れる電流の一部が誤差増幅用トラン
ジスタ２の方へ流れることになる。この誤差増幅用トラ
ンジスタ２のコレクタに流れる電流は負荷電流に寄与す
る電流で々いから、入力側電源の電力損失となって、電
源効率の向上を妨げていた。実際、入力電圧ｖ１にリッ
プルが含まれている場合、その谷点電圧で制御用トラン
ジスタ１のペース電流を保証する必要があり、また、入
力電圧Ｖ、が交流電圧を整流して得た場合、その交流電
圧が最小の時に上記ベース電流を保証する必要があるか
ら、誤差増幅用トランジスタ２のコレクタに抵抗５を介
して電流が流れることになり、電源効率が悪化していた
。

この発明の目的は、上記従来の欠点を解消して、簡単な
構成で、電源効率が向上した定電圧回路を提供すること
にある。

この発明は、上記目的を達成するために、ブリッジ回路
の定電位点に誤差増幅用トランジスタのベースを接続し
て、この誤差増幅用トランジスタの出力電流を定電流と
し、制御用トランジスタのベース電流として与える様に
したことを特徴としている。

以下、この発明の実施例を図面を参照して詳細に説明す
る。

第２図がこの実施例の定電圧口絡め構成を示す回路図で
ある。制御用トランジスタ２Ｉは、そのコレクタ側が負
荷３０に接続され、出力電圧Ｖ。

を制御する制御素子である。制御用トランジスタ２１の
ベース電流を制御する誤差増幅用トランジスタ２２によ
って誤差増幅回路が形成され、誤差増幅用トランジスタ
２２のコレクタと制御用トランジスタ２１のベースが接
続されている。抵抗２３．２８．２９およびツェナ　ダ
イオード２４から成るブリッジ回路の出力点３１，８２
の間に誤差増幅用トランジスタ２２のベースおよびエミ
ッタが接続されている。このブリッジ回路は出力電圧Ｖ
。をフィードバックさせて制御用トランジスタ２１に負
帰還をかけるために設けられ、ツェナダイオード２４両
端に一定の基準電圧が発生し、出力点３Ｉは定電位点に
なっている。また、抵抗２９とツェナダイオード２４の
両端間に、平滑用コンデンサ２５が並列接続され、コン
デンサ２５０の両端は負荷電に接続する出力端子となっている。

更に制御用トランジスタ２１のエミッタ・ベース間に抵
抗２６が接続され、入力端子側と、前記ブリッジ回路の
出力点３１と誤差増幅用トランジスタ２２のベース間が
抵抗２７を介して接続されている。なお、前記ツェナダ
イオード２４の代わりに定電圧性素子あるいは別途の定
電圧発生回路を使用することができる。次に、この実施
例の定電圧回路の動作を説明する。今、入力端子に入力
電圧Ｖｉが印加されたとすると、抵抗２７を通して誤差
増幅用トランジスタ２２にペース電流が供給され、制御
用トランジスタ２１および誤差増幅用トランジスタ２２
が導通状態になって出力電圧Ｖ。

が上昇する。前記ブリッジ回路の一辺に設けたツェナダ
イオード２４のツェナ電圧ｖ２゜４が基準電圧として誤
差増幅用トランジスタ２２のベースに与えられる。また
、出力電圧Ｖ。は抵抗２３．２８によって分割されて誤
差増幅用トランジスタ２２に与えられる。そこで、抵抗
２３．２８の値をそれぞれＲ２３、Ｒ２８、誤差増幅用
トランジスタ２２のベース・エミッタ電圧をｖＢＥ２２
　、制御用トランジスタ２１の電流増幅率を、ｈゆ。１
、負荷３０の抵抗値をＲＬｌおよび誤差増°幅用トラ′
ジジスタ２２−のコレクタ電流を１２゜とすれば、出力
電圧Ｖ。は次のように表わせる。

すなわち、となって、負荷３０の抵抗値ＲＬが一定であるとすると
、Ｉ２２は一定値になる。このように、所定の負荷３０
に対し、誤差増幅用トランジスタ２２の出力電流である
コレクタ電流■２゜が定電流となって、制御用トランジ
スタ２１のベース電流として１００％利用される。また
、定電流であるから、入力電圧Ｖ　の変動による影響を
受けず、損失室流が発生しない。従って、入力電源の電
力損失が大幅に低減し、電源効率が向上することになる
。

次に、この発明の他の実施例を説明する。

第３図が、この発明の他の実施例の構成を示す回路図で
ある。この第３図の実施例が前記第２図の実施例と相違
するところは、前記抵抗２３の代わりにツェナダイオー
ド３３を使用したことである。このツェナダイオード３
３を用いることによって、出力電圧Ｖ。が分圧されるこ
となく誤差増幅用トランジスタ２２のエミッタに直接印
加される−０従って、出力電圧Ｖ。の変動が誤差増幅用
トランジスタ２２のエミッタに直接与えられることにな
って、回路の応答性がより高速になるとともに出力イン
ピーダンスが低減される。なお、このツェナダイオード
３３からなる定電圧発生部を、ダイオードなどの定電圧
性素子によって構成してもよく、また、別途の定電圧発
生回路を使用化でもよい。

以上のように、この発明によれば、簡単な回路構成に二
って、誤差増幅回路出力を負荷に応じた定電流とし、出
力電流制御用トランジスタのベース電流として供給して
いるから、入力側の電力損失が低減され、電源効率の優
れた定電圧回路が得られる。

【図面の簡単な説明】

第１図は、従来のアナログ方式シリーズ形定電圧回路の
一例を示す回路図、第°２図はこの発明の実施例を示す
回路図、第３図はこの発明の他の実施例を示す回路図で
ある。２１・・・制御用トランジスタ、２２・・・誤差増幅用トランジスタ、２３．２６．２７．２８．２９・・・抵抗、２４・・・
ツェナダイオード（基準電圧発生部）、２５・・コンデ
ンサ。出願人　立石電機株式会社代理人　弁理士　小森久夫第１図

Claims

【特許請求の範囲】

（１）制御用トランジスタと、この制御用トランジスタ
のベース電流を制御する誤差増幅用トランジスタ・と、
基準電圧を発生させる基準電圧発生部を含み、出力をフ
ィードバックさせるブリッジ回路とを備えた定電圧回路
に於いて、上記ブリッジ回路の定電位点に上記誤差増幅
用トランジスタのベースを接続し、上記制御用トランジ
スタのベース電流を定電流にしたことを特徴とする定電
圧回路。
（２）上記基準電圧発生部に対向する上記ブリッジ回路
の一辺に定電圧発生部を設けた特許請求の範囲第１項記
載の定電圧回路。