JPS5859863A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS5859863A JPS5859863A JP15880681A JP15880681A JPS5859863A JP S5859863 A JPS5859863 A JP S5859863A JP 15880681 A JP15880681 A JP 15880681A JP 15880681 A JP15880681 A JP 15880681A JP S5859863 A JPS5859863 A JP S5859863A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- semiconductor
- semiconductor element
- substrate
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は小型にして、ＩＣ等の半導体素子の高密度実装
を可能にしたサーマルヘッドに関するものである。
を可能にしたサーマルヘッドに関するものである。
従来のサーマルヘッドを第１図に示す。第１図（ａ）の
サーマルヘッドは発熱体１と当該発熱体１の発熱素子−
を選択的に駆動するｒｃ等の半導体２が。
サーマルヘッドは発熱体１と当該発熱体１の発熱素子−
を選択的に駆動するｒｃ等の半導体２が。
セラミック基材３に配置されている。４は共通電極であ
る。
る。
サーマルヘッドの発熱体１の表面及びその付近には、発
熱体１の耐酸化用（酸化シリコンＳ ｒ ０２ ）、耐
摩耗用（酸化タンタルＴａ ２０５ ）に保護膜６（絶
縁膜）をス・やツタリングにより付着させている。そし
て〜半導体２の防塵、防湿及びサーマルヘッド上のパタ
ーンを保護する為に、外部取り出し端子及び前記保護膜
を除いた部分を、シリコン等の樹脂７で被覆している。
熱体１の耐酸化用（酸化シリコンＳ ｒ ０２ ）、耐
摩耗用（酸化タンタルＴａ ２０５ ）に保護膜６（絶
縁膜）をス・やツタリングにより付着させている。そし
て〜半導体２の防塵、防湿及びサーマルヘッド上のパタ
ーンを保護する為に、外部取り出し端子及び前記保護膜
を除いた部分を、シリコン等の樹脂７で被覆している。
第１図（ｃ）に拡大した部分断面を示す。
このようにして、製造したサーマルヘッドは第１図（ｂ
）の様にプラテン５により移送された感熱紙（図示しな
い）を、プラテン５に対置する発熱体１の選択的発熱に
より、発色させるのである。
）の様にプラテン５により移送された感熱紙（図示しな
い）を、プラテン５に対置する発熱体１の選択的発熱に
より、発色させるのである。
ところで・保護膜６は治工具の影響で設計値に対し３〜
５ｍｍオーバーするため保護膜６の境からＩＣ等の半導
体２をポンディング′°するまでの距離（第１図に示す
Ｗ）を５閣以上必要とする。
５ｍｍオーバーするため保護膜６の境からＩＣ等の半導
体２をポンディング′°するまでの距離（第１図に示す
Ｗ）を５閣以上必要とする。
一方、第２図（ａ）に示すように、保護膜６の境からＩ
Ｃ等の半導体２をポンディングするまでの距離を変えず
に、保護膜６自体の領域を狭めることにより小型化を実
現しようとすると、シリコン樹脂７の流れ込みによって
発熱体１の障害が発生し、また第２図■）のようにプラ
テン５とシリコン等の樹脂７との接触等の障害が発生す
る。第２図（Ｃ）にシリコン等の樹脂７が発熱体１の上
まで流れこんでいる状態を示す拡大部分断面図を示す０
このように、第１図（ａ）、第２図（、）のように、保
護膜のスパッタリングのため、保護膜６の境からＩＣ等
の半導体２をポンディングするまでの距離Ｗを大きくと
らなければならないため、小型化が困難であった０また
、ＩＣ等のチップの下にサーマルヘッドの配線パターン
が有ると当該ＩＣ等と接触する恐れがあるため、ＩＣ等
のチップの下にはノＰターンがかけずそのため大型化に
なる欠点があった０ 本発明は前記欠点を除去するためにされたものであり、
構成は、ＩＣ等の半導体素子を搭載するサーマルへ、ド
において、発熱体の表面に付着させた保護膜と、前記保
護膜、外部取り出し端子及び前記ＩＣ等の半導体素子の
ポンディング個所を除いた領域でありかつサーマルヘッ
ドのパターンを有する基板上に塗布可能な絶縁物と、前
記絶縁物を塗布したサーマルヘッド基板上にポンディン
グしたＩＣ等の半導体素子と、前記ＩＣ等の半導体素子
上に被覆したシリコン等の樹脂とにより構成したことを
特徴とするサーマルヘッドである。
Ｃ等の半導体２をポンディングするまでの距離を変えず
に、保護膜６自体の領域を狭めることにより小型化を実
現しようとすると、シリコン樹脂７の流れ込みによって
発熱体１の障害が発生し、また第２図■）のようにプラ
テン５とシリコン等の樹脂７との接触等の障害が発生す
る。第２図（Ｃ）にシリコン等の樹脂７が発熱体１の上
まで流れこんでいる状態を示す拡大部分断面図を示す０
このように、第１図（ａ）、第２図（、）のように、保
護膜のスパッタリングのため、保護膜６の境からＩＣ等
の半導体２をポンディングするまでの距離Ｗを大きくと
らなければならないため、小型化が困難であった０また
、ＩＣ等のチップの下にサーマルヘッドの配線パターン
が有ると当該ＩＣ等と接触する恐れがあるため、ＩＣ等
のチップの下にはノＰターンがかけずそのため大型化に
なる欠点があった０ 本発明は前記欠点を除去するためにされたものであり、
構成は、ＩＣ等の半導体素子を搭載するサーマルへ、ド
において、発熱体の表面に付着させた保護膜と、前記保
護膜、外部取り出し端子及び前記ＩＣ等の半導体素子の
ポンディング個所を除いた領域でありかつサーマルヘッ
ドのパターンを有する基板上に塗布可能な絶縁物と、前
記絶縁物を塗布したサーマルヘッド基板上にポンディン
グしたＩＣ等の半導体素子と、前記ＩＣ等の半導体素子
上に被覆したシリコン等の樹脂とにより構成したことを
特徴とするサーマルヘッドである。
以下図面を参照しながら、実施例について詳細に説明す
る。
る。
第３図は実施例を示す。第３図（ａ）は一部省略した正
面図、第３図（ｂ）は右側面図であり、符号は第１図と
同様である。
面図、第３図（ｂ）は右側面図であり、符号は第１図と
同様である。
サーマルヘッドの発熱体１の表面及びその付近には、従
来と同様に保護膜６をス・ぐツタリングにより付着して
いる０そして、ソルダーレジスト（エポキシ）８を前記
保護膜、ＩＣ等の半導体素子２がポンディングする個所
及び図示しない外部取り出し端子を除いた領域のサーマ
ルヘッドの基板３上に塗布して、焼結する。ＩＣ等の半
導体２は基板３上の所定の位置にポンディングされてい
る。ＩＣ等の半導体２にはシリコン等の樹脂が被覆され
ている０この状態を示す拡大した部分断面図を第３図（
Ｃ）に示す０ 実施例では、サーマルヘッドの基板３上にンルダーレジ
スト８を塗布し、サーマルヘッドの基板３上のパターン
のショートを防止している。したがって、ＩＣ等の半導
体２を配置す３るとき、チップの下にサーマルヘッドの
配線ノｆターン９が有ったとしても自該チップの下の配
線・母ターフ９と接触しないので、サーマルヘッドを小
型化することができる。
来と同様に保護膜６をス・ぐツタリングにより付着して
いる０そして、ソルダーレジスト（エポキシ）８を前記
保護膜、ＩＣ等の半導体素子２がポンディングする個所
及び図示しない外部取り出し端子を除いた領域のサーマ
ルヘッドの基板３上に塗布して、焼結する。ＩＣ等の半
導体２は基板３上の所定の位置にポンディングされてい
る。ＩＣ等の半導体２にはシリコン等の樹脂が被覆され
ている０この状態を示す拡大した部分断面図を第３図（
Ｃ）に示す０ 実施例では、サーマルヘッドの基板３上にンルダーレジ
スト８を塗布し、サーマルヘッドの基板３上のパターン
のショートを防止している。したがって、ＩＣ等の半導
体２を配置す３るとき、チップの下にサーマルヘッドの
配線ノｆターン９が有ったとしても自該チップの下の配
線・母ターフ９と接触しないので、サーマルヘッドを小
型化することができる。
また、ソルダーレジスト８を塗布して、その上にシリコ
ン等の樹脂７をＩＣ等の半導体素子２に被覆するため、
第３図に示したようにシリコン等の樹脂７をＩＣ等の半
導体素子２及びその付近に僅かに被覆するだけでよく、
シリコン等の樹脂７が発熱体１まで流れ込むことはない
。したがって、第３図（ｂ）の様に発熱体１とＩＣ等の
半導体素子２との間隔が狭まっていても、プラテン５は
シリコン等の樹脂７及びＩＣ等の半導体素子２と接触し
ない。
ン等の樹脂７をＩＣ等の半導体素子２に被覆するため、
第３図に示したようにシリコン等の樹脂７をＩＣ等の半
導体素子２及びその付近に僅かに被覆するだけでよく、
シリコン等の樹脂７が発熱体１まで流れ込むことはない
。したがって、第３図（ｂ）の様に発熱体１とＩＣ等の
半導体素子２との間隔が狭まっていても、プラテン５は
シリコン等の樹脂７及びＩＣ等の半導体素子２と接触し
ない。
また、保護膜６のス・ぐツタリングの領域を狭くとっで
あるので、保護膜６を付ける工程の処理能力を上げるこ
とができる。
あるので、保護膜６を付ける工程の処理能力を上げるこ
とができる。
前述の実施例ではソルダーレノスト８を用いたが、所望
の領域に容易に塗布可能な絶縁物、例えばポリイミド樹
脂、厚膜用絶縁物であってもよい。
の領域に容易に塗布可能な絶縁物、例えばポリイミド樹
脂、厚膜用絶縁物であってもよい。
第１図は従来のサーマルヘッド、第２図は従来のサーマ
ルヘッドの保護膜領域を小さくした場合の図、第３図は
本発明の実施例である。 １・・・発熱体、２・・・ＩＣ等の半導体、３・・セラ
ミ７り基板、４・・・共通電極、５・・・シラテン。 第２図（Ｇ） （ｂ＋ （Ｃ）手続補
正書（師） １ 事件の表示 昭和５６年 特 許 願第 １５８８０６号２、発明の
名称 サーマルへ、ド ３ 補正をする者 事件との関係 特 許 出 願 △住 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号名
称（０２９） シ申電気工ｌｌｌ！／１本式会社代
表者 取締役社長三 宅 正 男４代理人 居 所（〒１０５） 東京都港区虎ノ門１丁目７査１
２号５、補正の対象 図面中「第１図（Ｃ）」、「第
２図（Ｃ）」、「第３図（Ｃ）」ｌ甘 ン
ルヘッドの保護膜領域を小さくした場合の図、第３図は
本発明の実施例である。 １・・・発熱体、２・・・ＩＣ等の半導体、３・・セラ
ミ７り基板、４・・・共通電極、５・・・シラテン。 第２図（Ｇ） （ｂ＋ （Ｃ）手続補
正書（師） １ 事件の表示 昭和５６年 特 許 願第 １５８８０６号２、発明の
名称 サーマルへ、ド ３ 補正をする者 事件との関係 特 許 出 願 △住 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号名
称（０２９） シ申電気工ｌｌｌ！／１本式会社代
表者 取締役社長三 宅 正 男４代理人 居 所（〒１０５） 東京都港区虎ノ門１丁目７査１
２号５、補正の対象 図面中「第１図（Ｃ）」、「第
２図（Ｃ）」、「第３図（Ｃ）」ｌ甘 ン
Claims (1)
- ＩＣ等の半導体素子を搭載するす〜マルヘッドにおいて
、発熱体の表面に付着させた保Ｍ膜と、前記保護膜、外
部取り出し端子及び前記ＩＣ等の半導体素子のポンディ
ング個所を除いた領域でありかつサーマルヘッドのパタ
ーンを有する基板上に塗布可能な絶縁物と、前記絶縁物
を塗布したサーマルヘッド基板上にポンディングしたＩ
Ｃ等の半導体素子と、前記ＩＣ等の半導体素子上に被覆
したシリコン等の樹脂とによシ構成したことを特徴とす
るサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15880681A JPS5859863A (ja) | 1981-10-07 | 1981-10-07 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15880681A JPS5859863A (ja) | 1981-10-07 | 1981-10-07 | サ−マルヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5859863A true JPS5859863A (ja) | 1983-04-09 |
| JPS6223674B2 JPS6223674B2 (ja) | 1987-05-25 |
Family
ID=15679759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15880681A Granted JPS5859863A (ja) | 1981-10-07 | 1981-10-07 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5859863A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605841U (ja) * | 1983-06-11 | 1985-01-16 | ロ−ム株式会社 | 熱印字ヘツド |
| JPS60152439U (ja) * | 1984-03-21 | 1985-10-11 | ロ−ム株式会社 | サ−マルプリントヘツド |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53872A (en) * | 1976-06-24 | 1978-01-07 | Yokoyama Teruo | Gas breaker controller |
| JPS5387238A (en) * | 1977-01-12 | 1978-08-01 | Toshiba Corp | Diode matrix heat sensitive heads combined in one body |
| JPS5421854A (en) * | 1977-07-20 | 1979-02-19 | Toshiba Corp | Recording head |
-
1981
- 1981-10-07 JP JP15880681A patent/JPS5859863A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53872A (en) * | 1976-06-24 | 1978-01-07 | Yokoyama Teruo | Gas breaker controller |
| JPS5387238A (en) * | 1977-01-12 | 1978-08-01 | Toshiba Corp | Diode matrix heat sensitive heads combined in one body |
| JPS5421854A (en) * | 1977-07-20 | 1979-02-19 | Toshiba Corp | Recording head |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605841U (ja) * | 1983-06-11 | 1985-01-16 | ロ−ム株式会社 | 熱印字ヘツド |
| JPS60152439U (ja) * | 1984-03-21 | 1985-10-11 | ロ−ム株式会社 | サ−マルプリントヘツド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223674B2 (ja) | 1987-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7560819B2 (en) | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument | |
| JP3061954B2 (ja) | 半導体装置 | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| JPS5859863A (ja) | サ−マルヘツド | |
| US5264726A (en) | Chip-carrier | |
| JPS5938075A (ja) | サ−マルヘツド | |
| JPH02201949A (ja) | 半導体装置 | |
| JPH09321188A (ja) | 半導体装置及びその実装方法 | |
| JPH09232366A (ja) | 半導体チップの実装装置及びその実装方法 | |
| JPH06216306A (ja) | 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| JP3721589B2 (ja) | 混成集積回路装置及びその製造方法 | |
| JPS617638A (ja) | 半導体装置 | |
| JP2561409B2 (ja) | 感熱記録素子 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| CA2021682C (en) | Chip-carrier with alpha ray shield | |
| JPH0870057A (ja) | ハイブリッドｉｃ | |
| JPS62252954A (ja) | 半導体装置 | |
| JP2900452B2 (ja) | 半導体集積回路 | |
| JPS62239557A (ja) | 半導体装置 | |
| JPS63137460A (ja) | 半導体チツプ搭載用プリント配線板 | |
| JPS61186061A (ja) | 異方導電性フィルム、これを用いた半導体装置およびその製造方法 |