JPS5856458A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPS5856458A JPS5856458A JP56155683A JP15568381A JPS5856458A JP S5856458 A JPS5856458 A JP S5856458A JP 56155683 A JP56155683 A JP 56155683A JP 15568381 A JP15568381 A JP 15568381A JP S5856458 A JPS5856458 A JP S5856458A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- piece
- electronic parts
- lead pattern
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成薄膜集積回路装置などの電子部品の製造方
法に関する。
法に関する。
従来、混成薄膜集積回路などの電子部品は、絶縁基板上
に縦横に配列し九多数の個片領域に分け・それぞれの個
片領域にリードパターンおよび多数の回路素子、例えば
抵抗、コンデンサ素子を含む電気回路全形成した後、各
個片領域を個々の個片に分割し一各個片毎に１個又は複
数の半導体集積回路（ＩＣ）ベレｙＨｌマウントし、Ｉ
ＣＣフレトの電極等と、リードパターンとの間及びリー
ドパターンとリードパターンの間を金線等でワイヤーボ
ンディングすることにより製造していた。
に縦横に配列し九多数の個片領域に分け・それぞれの個
片領域にリードパターンおよび多数の回路素子、例えば
抵抗、コンデンサ素子を含む電気回路全形成した後、各
個片領域を個々の個片に分割し一各個片毎に１個又は複
数の半導体集積回路（ＩＣ）ベレｙＨｌマウントし、Ｉ
ＣＣフレトの電極等と、リードパターンとの間及びリー
ドパターンとリードパターンの間を金線等でワイヤーボ
ンディングすることにより製造していた。
このような個片毎のＩＣＣペアト等のマウント。
ワイヤーボンディングでは個片毎に製造装置にセ、トシ
、位置合せを行なわ彦ければならず極めて非能率的であ
り、ハンドリング回数が多く不良品発生の原因ともなっ
ていた。その上、次工程における点検等におかても個片
処理となるため、組立に多くの時間ｆ要するという欠点
があり九。
、位置合せを行なわ彦ければならず極めて非能率的であ
り、ハンドリング回数が多く不良品発生の原因ともなっ
ていた。その上、次工程における点検等におかても個片
処理となるため、組立に多くの時間ｆ要するという欠点
があり九。
本発明の目的は上記欠点を除去し、絶縁基板上に縦横に
配列された複数個の個片に対して一度の位置決めを行う
のみでＩＣＣワレト等のマウント。
配列された複数個の個片に対して一度の位置決めを行う
のみでＩＣＣワレト等のマウント。
ワイヤーボンディングができる能率的でかつ不良発生率
の少ない電子部品の製造方法を提供することにある。
の少ない電子部品の製造方法を提供することにある。
本発明の電子部品の製造方法は、絶縁基板上に縦横に配
列した個片領域を定め、それぞれの個片領域にリードパ
ターン、抵抗、；ンデンサ素子ヲ含む電気回路を形成す
る工程と、前記個片領域を定める区分は線に沿りて分割
溝を形成する工程と、前記個片領域毎に少くとも１個の
半導体集積回路のペレットヲ位置合せをしてマウントす
る工程と、前記ベレットと前記リードパターンとの間お
よび前記リードパターンとリードパターンとの間をワイ
ヤーボンディングして接続する工程とを含んで構成され
る。
列した個片領域を定め、それぞれの個片領域にリードパ
ターン、抵抗、；ンデンサ素子ヲ含む電気回路を形成す
る工程と、前記個片領域を定める区分は線に沿りて分割
溝を形成する工程と、前記個片領域毎に少くとも１個の
半導体集積回路のペレットヲ位置合せをしてマウントす
る工程と、前記ベレットと前記リードパターンとの間お
よび前記リードパターンとリードパターンとの間をワイ
ヤーボンディングして接続する工程とを含んで構成され
る。
つぎに本発明を実施例により説明する。
第１図および第２図は本発明の一実施例を説明するため
の平面図である。
の平面図である。
まず、第１図に示すように、セラミック等で作られ九絶
縁基板″１の上に縦横に配列した個片領域２を区分けす
る線を定め、それぞれの個片領域２にリードパターンお
よび抵抗、コンデンサ素子を含む電気回路２ａｆ形成し
、各個片領域２を区分けする線に沿って、例えばレーザ
・スクライバにより分割溝４會形成する。各個片領域２
に複数個のＩＣペレット３をマウンタにより順次マウン
トを行う、この場合、絶縁基板１の外形と各個片領域２
との位置関係にばらつきがあるため、絶縁基板１枚に対
しｘ、ｙ、ｅ方向の位置合わせを１回行いｔ絶縁基板１
ｔ−Ｘ、Ｙ、方向にステップアンドリピートにより移動
させ、ＩＣベレット１個毎に順次マウントを行、う。
縁基板″１の上に縦横に配列した個片領域２を区分けす
る線を定め、それぞれの個片領域２にリードパターンお
よび抵抗、コンデンサ素子を含む電気回路２ａｆ形成し
、各個片領域２を区分けする線に沿って、例えばレーザ
・スクライバにより分割溝４會形成する。各個片領域２
に複数個のＩＣペレット３をマウンタにより順次マウン
トを行う、この場合、絶縁基板１の外形と各個片領域２
との位置関係にばらつきがあるため、絶縁基板１枚に対
しｘ、ｙ、ｅ方向の位置合わせを１回行いｔ絶縁基板１
ｔ−Ｘ、Ｙ、方向にステップアンドリピートにより移動
させ、ＩＣベレット１個毎に順次マウントを行、う。
次に、第２図に示すように、ワイヤーボンダにより各Ｉ
Ｃペレット３のボンディングパット５とリードパターン
６及びリードパターン６どうしのワイヤーボンディング
を行う。金線等を用いる熱圧着法でワイヤーボンディン
グを行う場合には、絶縁基板１を１５０６〜２００℃に
加熱する。この場合に、加熱時の熱ショックによる絶縁
基板の割れを防止するため予備加熱してから１５０＠〜
２００℃に加熱し九ヒータステージに絶縁基板１を固定
する。そして、マウンタで行った位置合せと同一の位置
合せを行った後、ＩＣペレット３のみの位置合せを行い
、ワイヤーボンディングを行い、絶縁基板１ｔ−Ｘ、Ｙ
方向にステップアンドリピートにヨリ順次ワイヤーポン
ディングを行う。
Ｃペレット３のボンディングパット５とリードパターン
６及びリードパターン６どうしのワイヤーボンディング
を行う。金線等を用いる熱圧着法でワイヤーボンディン
グを行う場合には、絶縁基板１を１５０６〜２００℃に
加熱する。この場合に、加熱時の熱ショックによる絶縁
基板の割れを防止するため予備加熱してから１５０＠〜
２００℃に加熱し九ヒータステージに絶縁基板１を固定
する。そして、マウンタで行った位置合せと同一の位置
合せを行った後、ＩＣペレット３のみの位置合せを行い
、ワイヤーボンディングを行い、絶縁基板１ｔ−Ｘ、Ｙ
方向にステップアンドリピートにヨリ順次ワイヤーポン
ディングを行う。
このようにしてＩＣペレット３と各７個片領域２の電気
回路２ａとのワイヤ−ボンディングにより接続し、各種
の機能を持った電子部品が得られる。
回路２ａとのワイヤ−ボンディングにより接続し、各種
の機能を持った電子部品が得られる。
次に、機能点検を行い良品に対してベレット等の保護処
理全実施し、それから縦（または横）の分割溝４に沿っ
て絶縁恭板を各短備状に分割し、外部リード接続後、横
（または縦）の分割溝４に沿って各個片領域２毎に分割
すると個片単位の電子部品が得られる。
理全実施し、それから縦（または横）の分割溝４に沿っ
て絶縁恭板を各短備状に分割し、外部リード接続後、横
（または縦）の分割溝４に沿って各個片領域２毎に分割
すると個片単位の電子部品が得られる。
以上説明し九ように、本発明によれば、従来の個片毎の
ＩＣペレットマウント、ワイヤーボンディングが大型絶
縁基板状態で行えるので位置合せ時間の短縮、又、組立
装置の自動化ができ、機能点検、各ＩＣペレットの保護
処理工程も含めて、従来に比べ非常に能率よく電子部品
の組立てが行えるという効果が得られる。
ＩＣペレットマウント、ワイヤーボンディングが大型絶
縁基板状態で行えるので位置合せ時間の短縮、又、組立
装置の自動化ができ、機能点検、各ＩＣペレットの保護
処理工程も含めて、従来に比べ非常に能率よく電子部品
の組立てが行えるという効果が得られる。
第１図および第２図は本発明の一実施例を説明するため
の平面図である。 １０００１０．絶−基板、２・・・・・・個片、領域、
２ａ・・・・・・電気回路、３・・・・・・ＩＣペレッ
ト、４・・・・・・分割溝、５・・・・・−ポンプイン
グツ＜、）’、６．・、：、、 Ｉ］−トノくターン。
の平面図である。 １０００１０．絶−基板、２・・・・・・個片、領域、
２ａ・・・・・・電気回路、３・・・・・・ＩＣペレッ
ト、４・・・・・・分割溝、５・・・・・−ポンプイン
グツ＜、）’、６．・、：、、 Ｉ］−トノくターン。
Claims (1)
- 【特許請求の範囲】 絶縁基板上に縦横に配列し九個片領域を定め、それぞれ
の個片領域にリードパターン、抵抗。 コンデンサ素子を含む電気回路を形成する工程と、前記
個片領域を定める区分は線に沿って分割溝を形成する工
程と、前記個片領域毎に少くとも１個の半導体集積回路
のペレ、トヲ位置合せをしてマウントする工程と、前記
ベレットと前記１］ −）’ノくターンとの間および前
記リードパターンとＩノードパターンとの間をワイヤー
ボンディングして接続する工程とを含むことを特徴とす
る電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155683A JPS5856458A (ja) | 1981-09-30 | 1981-09-30 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155683A JPS5856458A (ja) | 1981-09-30 | 1981-09-30 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856458A true JPS5856458A (ja) | 1983-04-04 |
Family
ID=15611277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155683A Pending JPS5856458A (ja) | 1981-09-30 | 1981-09-30 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837630A (en) * | 1986-08-22 | 1989-06-06 | Victor Company Of Japan, Ltd. | Solid-state imaging apparatus with a plurality of CCD storage sections |
| JPH0661417A (ja) * | 1992-06-10 | 1994-03-04 | Origin Electric Co Ltd | 半導体装置，電子回路装置，それらの製造方法および製造装置 |
-
1981
- 1981-09-30 JP JP56155683A patent/JPS5856458A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837630A (en) * | 1986-08-22 | 1989-06-06 | Victor Company Of Japan, Ltd. | Solid-state imaging apparatus with a plurality of CCD storage sections |
| JPH0661417A (ja) * | 1992-06-10 | 1994-03-04 | Origin Electric Co Ltd | 半導体装置，電子回路装置，それらの製造方法および製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| US3289046A (en) | Component chip mounted on substrate with heater pads therebetween | |
| JPH0550134B2 (ja) | ||
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| US5382827A (en) | Functional substrates for packaging semiconductor chips | |
| US4177519A (en) | Electronic control assembly mounted on a flexible carrier and manufacture thereof | |
| US6787920B2 (en) | Electronic circuit board manufacturing process and associated apparatus | |
| US20050090041A1 (en) | Constructing of an electronic assembly having a decoupling capacitor | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JPS5856458A (ja) | 電子部品の製造方法 | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| CN108735708B (zh) | 芯片结构、及其封装方法以及电子设备 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| De Miranda et al. | Lead Forming and Outer Lead Bond Pattern Design for Tape-Bonded Hybrids | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JP2000357861A (ja) | 電子回路装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS58148486A (ja) | セラミツク厚膜印刷回路基板の異種基板多数個取り方法 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 |