JPS5856321A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS5856321A JPS5856321A JP15437681A JP15437681A JPS5856321A JP S5856321 A JPS5856321 A JP S5856321A JP 15437681 A JP15437681 A JP 15437681A JP 15437681 A JP15437681 A JP 15437681A JP S5856321 A JPS5856321 A JP S5856321A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- epitaxial
- single crystal
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 150000001875 compounds Chemical class 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 238000002425 crystallisation Methods 0.000 abstract 2
- 230000008025 crystallization Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000012212 insulator Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 244000061508 Eriobotrya japonica Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 240000000249 Morus alba Species 0.000 description 1
- 235000008708 Morus alba Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は杷緻@領域をもつ単結晶基根上に平滑な高品質
の81工ピタキシヤル層を選択的にa長する方法に関す
るものである。
の81工ピタキシヤル層を選択的にa長する方法に関す
るものである。
通常、MUSデバイスにおりてはSiエビメ奇シャル層
は用すられておらず、81基板そのものにイオンイング
ランチーシラン法や不純物拡散法を用いて所望の伝導型
(P型又はN型)の層が形成され、それぞれ能動領域1
分離領域などが形成されてbる。分離領域形成の一方法
として部分酸化法(Local 0xidation
of 8i1icon・−・−LOCUS法)が良く用
いられている。
は用すられておらず、81基板そのものにイオンイング
ランチーシラン法や不純物拡散法を用いて所望の伝導型
(P型又はN型)の層が形成され、それぞれ能動領域1
分離領域などが形成されてbる。分離領域形成の一方法
として部分酸化法(Local 0xidation
of 8i1icon・−・−LOCUS法)が良く用
いられている。
最近では、超LSIデバイス指向の微細加工技術の研究
開発が進み、サブきりaンの加工がUV篇元2w1子ビ
ーム、X線等を用すたリンゲラ2イ技術とドライエツチ
ング技術の進歩により客層にできるようになって込る。
開発が進み、サブきりaンの加工がUV篇元2w1子ビ
ーム、X線等を用すたリンゲラ2イ技術とドライエツチ
ング技術の進歩により客層にできるようになって込る。
しかしながら部分酸化法を用いたM08デバイスでは、
種々の不都合が生じてきている。すなわち微細加工技術
が先行し部分酸化法の制御技術が問題とな)つつある、
それは基板を酸化する場合にはbsssN+mをマスク
として単結晶領域が熱酸化される。しかしその酸化され
た断面は半楕円形となり所要の能mfiII域にはみ出
し、又隣接する能動領域との間隔も大きくなることとな
り、デバイスの高密度化、^速化及び設計上も問題とな
る。
種々の不都合が生じてきている。すなわち微細加工技術
が先行し部分酸化法の制御技術が問題とな)つつある、
それは基板を酸化する場合にはbsssN+mをマスク
として単結晶領域が熱酸化される。しかしその酸化され
た断面は半楕円形となり所要の能mfiII域にはみ出
し、又隣接する能動領域との間隔も大きくなることとな
り、デバイスの高密度化、^速化及び設計上も問題とな
る。
他の問題としては%列えばC−MO8デバイスにおいて
、通常の基板を部分酸化し分離領域を形成し、それぞれ
PチャンネルとNチャンネルトランジスタを形成した場
合に、デバイスの―作中に大きな外来雑音1圧が、入力
又は出力端子から内部回路に入ると、電源端子から接地
端子へ数mAから数十mA4の異常wL流が流れる埃象
(ラッチアップ)が起る、等の問題がある。
、通常の基板を部分酸化し分離領域を形成し、それぞれ
PチャンネルとNチャンネルトランジスタを形成した場
合に、デバイスの―作中に大きな外来雑音1圧が、入力
又は出力端子から内部回路に入ると、電源端子から接地
端子へ数mAから数十mA4の異常wL流が流れる埃象
(ラッチアップ)が起る、等の問題がある。
以上のように従来技術でのM08デバイス構造では高密
度化への障害がち9、このことは寄生容量を増大させ、
デバイスの高速化の障害となる。
度化への障害がち9、このことは寄生容量を増大させ、
デバイスの高速化の障害となる。
さらに先に述べたように構造上異常電流が流れる等の欠
点を有している。
点を有している。
本発明の目的は半導体基板そのものに能動領域を形成す
るとと迦く、絶縁II (8iへ又はbsA>をマスク
として、8iエピタキシャル成長JIlt−選択的に半
導体基板上に形成し、従来技術の欠点をおぎなiデバイ
ス特性の向上をねらおうとするものである。
るとと迦く、絶縁II (8iへ又はbsA>をマスク
として、8iエピタキシャル成長JIlt−選択的に半
導体基板上に形成し、従来技術の欠点をおぎなiデバイ
ス特性の向上をねらおうとするものである。
七の構成要件としては(111)面方位を有する8i単
結晶基板に絶縁膜を形成し、゛リングラフィ技術とドラ
イエツチング技術を用いサブミクロンの敏細加工を施す
、この基板を減圧エピタキシャル成長炉にセットしTh
siH,cl、−H,系を用す減圧下で成長し、半導
体基板上又は結縁基板上にもbた9趨択的に単結晶膜を
形成しようとするものである。
結晶基板に絶縁膜を形成し、゛リングラフィ技術とドラ
イエツチング技術を用いサブミクロンの敏細加工を施す
、この基板を減圧エピタキシャル成長炉にセットしTh
siH,cl、−H,系を用す減圧下で成長し、半導
体基板上又は結縁基板上にもbた9趨択的に単結晶膜を
形成しようとするものである。
81結晶の遮択成長技術の公知間としては1)ジャーナ
ル、オフ。エレクトロケミ、カル、ソサイテ4 (J、
kJl ectrochem、e$oc、 、Vol
、 120 em5 s P−664,1973)及び
2)ジャーナル、オフ。エレクトロケミカル、ソサイテ
4 (J、Electrochan、Soc。
ル、オフ。エレクトロケミ、カル、ソサイテ4 (J、
kJl ectrochem、e$oc、 、Vol
、 120 em5 s P−664,1973)及び
2)ジャーナル、オフ。エレクトロケミカル、ソサイテ
4 (J、Electrochan、Soc。
Vol、122.繊12.P−1666,1975)が
Fハ前sテtt 8iC1,−HCl−H,系tc4J
1150’CでSin。
Fハ前sテtt 8iC1,−HCl−H,系tc4J
1150’CでSin。
娯fwx/ として、Si基板(2) (111)、(
110)。
110)。
(115)、と(100)面を選び成長したところ、エ
ピタキシャル表面の平f#注は(110)面が最も良く
、(111)面と(115) r1mk用iた場合には
良くない。
ピタキシャル表面の平f#注は(110)面が最も良く
、(111)面と(115) r1mk用iた場合には
良くない。
さらK (115)面を用いた場合のエピタキシャル層
では下地パターンとエビタ中シャル層のパターンがずれ
るパターン変形が大暑(、開隠であることがml載され
て−る。後者では基板に中10〜20mで深さが〜10
0#a*0illlt−滲威し、基板上に何ら絶縁膜を
形成することなしに、溝部だけに選択的に8i単結晶t
m込み成長しようとする1ので、8是ソースとして8ム
に、8iflC1・、8i鳩C1,と8iC1,を加え
てMCIガスを導入して行うものである0選択成長のポ
イントはC1/8ムの―縦比が重畳であることが記載さ
れて^る。又aiにC1,−HC144系では基板方位
を(110) ilK遇び1080Cで試みたが、平滑
な表面が得られな−ことが述べである。
では下地パターンとエビタ中シャル層のパターンがずれ
るパターン変形が大暑(、開隠であることがml載され
て−る。後者では基板に中10〜20mで深さが〜10
0#a*0illlt−滲威し、基板上に何ら絶縁膜を
形成することなしに、溝部だけに選択的に8i単結晶t
m込み成長しようとする1ので、8是ソースとして8ム
に、8iflC1・、8i鳩C1,と8iC1,を加え
てMCIガスを導入して行うものである0選択成長のポ
イントはC1/8ムの―縦比が重畳であることが記載さ
れて^る。又aiにC1,−HC144系では基板方位
を(110) ilK遇び1080Cで試みたが、平滑
な表面が得られな−ことが述べである。
以上のようK191結晶の選択成長の公知岡では(10
G)画中(111)面を用いても結晶11画の平滑度が
悪く、岨1−j、C1,−11cl−鶴系を用−ても結
晶性が良くなi等の問題がある。又M(lデバイスの場
合、基板方位が(110) @を用−友と自には表面準
位が発生し問題となる。
G)画中(111)面を用いても結晶11画の平滑度が
悪く、岨1−j、C1,−11cl−鶴系を用−ても結
晶性が良くなi等の問題がある。又M(lデバイスの場
合、基板方位が(110) @を用−友と自には表面準
位が発生し問題となる。
本発明では従来の選択成長技術の不備な点を改良できる
もので、その中−ポイントは半導体基板上に形成した絶
縁膜の断fI7A形状をある制限され九逆T1?−形に
加工し、岨H*C1t−鳩系で、減圧下で選択エピタキ
シャル成長を行うことである。
もので、その中−ポイントは半導体基板上に形成した絶
縁膜の断fI7A形状をある制限され九逆T1?−形に
加工し、岨H*C1t−鳩系で、減圧下で選択エピタキ
シャル成長を行うことである。
alR圧下で81エビタ午シヤル成長を行うとそのl1
1面が平滑になる理由は、減圧エピタキシャル法の特徴
であるパターン変形が起らないことと蘭遅し、成長のメ
カニズムが異なる一゛のと考えられる。
1面が平滑になる理由は、減圧エピタキシャル法の特徴
であるパターン変形が起らないことと蘭遅し、成長のメ
カニズムが異なる一゛のと考えられる。
しかし明確な理由は今のところ分ってめない。
次に本@@t−説明するための簑施的について述べる。
実施的−1
3″φの8五基板の面方位が九えに(111)向を過び
、絶縁1ii! (aiへ又Fi8iA)を、5000
A堆積しリングラフィ技術とドライエツチング技*を用
^て、その線巾を0.5〜3.0μmで七の絶縁−のW
r面が矩形のSt−もり微細加工を施す。これらの基板
をシリンダ証エピタキシャル成長炉にセットする。
、絶縁1ii! (aiへ又Fi8iA)を、5000
A堆積しリングラフィ技術とドライエツチング技*を用
^て、その線巾を0.5〜3.0μmで七の絶縁−のW
r面が矩形のSt−もり微細加工を施す。これらの基板
をシリンダ証エピタキシャル成長炉にセットする。
基板温l!t〜1200℃としプレベーキング1〜15
分行う、さらに基板温#:を1080℃として、鵬:1
00t/分−si′Hactl ” 50 G CG/
’分、成長圧カニB6TorrO桑件で〜10分成長す
ると〜1.OamO8ゑ結晶膜が成長する。
分行う、さらに基板温#:を1080℃として、鵬:1
00t/分−si′Hactl ” 50 G CG/
’分、成長圧カニB6TorrO桑件で〜10分成長す
ると〜1.OamO8ゑ結晶膜が成長する。
*g状態は金属干渉顕微鏡(ノマルスキー)でそO断面
は走査製電子顕微鏡(8EM)で観察できる。この場合
の84工ピタキシヤル成長層の断面の模式図を第1図に
示す。
は走査製電子顕微鏡(8EM)で観察できる。この場合
の84工ピタキシヤル成長層の断面の模式図を第1図に
示す。
S1単結晶基板1.に絶縁1112を形成し、この上に
3の81験が形成される。減圧エピタキシャル成長のた
めに選択エピタキシャル領域(単結晶上又はiasig
上の一部)は平滑で、良質の単結晶が成長する。しかし
ながら絶縁膜上の一部は成長しないため、!!!面に凹
凸が生じる。これはデバイス作製上、例えば配線等の工
程では問題になる。
3の81験が形成される。減圧エピタキシャル成長のた
めに選択エピタキシャル領域(単結晶上又はiasig
上の一部)は平滑で、良質の単結晶が成長する。しかし
ながら絶縁膜上の一部は成長しないため、!!!面に凹
凸が生じる。これはデバイス作製上、例えば配線等の工
程では問題になる。
又この実施同−IKよシ絶縁瞑の高さ以上に成長した部
分のエピタキシャル膜厚と8i0.[上にはみ出すエピ
タキシャル領域の長さがほぼ同じであることを見す出し
た0本発明はこO現象を利用しようとするものであり、
以下に本発明のy4bfA9Iについて説明する。
分のエピタキシャル膜厚と8i0.[上にはみ出すエピ
タキシャル領域の長さがほぼ同じであることを見す出し
た0本発明はこO現象を利用しようとするものであり、
以下に本発明のy4bfA9Iについて説明する。
実施f1−2
3″−の8轟基板の面方位が例えば(10)面を選び、
stQeime〜5000A堆積し、リング2フイ技術
とドライエツチング技術を用すて、その線巾t−a、S
〜3.0μ鴫でその断面が丁字形になるように除去し、
且つ1字形のハシ両端のはみだし部分の長さとパーの高
さがはぼ等し^ような微細加工を施す、以下は実施例−
1と同じ条件、1080℃、−80Tore 、w2.
0分、成長を行うと〜1.Q11axの81緒晶−が成
長する。
stQeime〜5000A堆積し、リング2フイ技術
とドライエツチング技術を用すて、その線巾t−a、S
〜3.0μ鴫でその断面が丁字形になるように除去し、
且つ1字形のハシ両端のはみだし部分の長さとパーの高
さがはぼ等し^ような微細加工を施す、以下は実施例−
1と同じ条件、1080℃、−80Tore 、w2.
0分、成長を行うと〜1.Q11axの81緒晶−が成
長する。
81工ピタキシヤル成長層の表面状態は金属干渉顕微鏡
で、その断面は走査製電子顕微鏡で観察できる。この場
合08i工ピタキシヤル成長層の断mO模式図を第2図
に示す0図から分るようにδi導結晶基板上の8i01
娯が開口された部分に81エピタキシヤル換が埋込まれ
、Tバ一部の両端か8101膜上にtL1エピタキシャ
ル成1cfる。
で、その断面は走査製電子顕微鏡で観察できる。この場
合08i工ピタキシヤル成長層の断mO模式図を第2図
に示す0図から分るようにδi導結晶基板上の8i01
娯が開口された部分に81エピタキシヤル換が埋込まれ
、Tバ一部の両端か8101膜上にtL1エピタキシャ
ル成1cfる。
菖2図の1は8ゑ単結晶基板、2は絶縁膜、3紘エピタ
キシャル膜で、4.4’はSiへ膜上の81エピタキシ
ヤル拠である。81工ピタキシヤル層は8101gが開
口された部分に製送まれるため、基板表面はほぼ平担と
なる。
キシャル膜で、4.4’はSiへ膜上の81エピタキシ
ヤル拠である。81工ピタキシヤル層は8101gが開
口された部分に製送まれるため、基板表面はほぼ平担と
なる。
以上のように8i基板上の8ム01膜をある制限された
逆T字形に加工し、514cl、−H,系を用−減圧下
で成長を行えば、その表面が平滑で良好な結晶性を有す
る選択8!エピタキシヤル層が形成できるものである。
逆T字形に加工し、514cl、−H,系を用−減圧下
で成長を行えば、その表面が平滑で良好な結晶性を有す
る選択8!エピタキシヤル層が形成できるものである。
本発&JIlo実ttyncxb館zl!04.4’の
ように絶縁基板上にも成長することは、この領域にソー
ス、ドレインを形成することができ、異常電流の発生(
2ツテアツプ)1!−も防止できる。又部分酸化法によ
る高vli度化の不利な点をカバーし、シャープなジャ
ンクシーン形成ができる丸め、高装置で、高速な一σS
又はC−M08デバイスを形成できるものである。さら
に′?−の選択成長技術の利点としては、多層配線のた
めのコンタクトホールO#I[込み成長技術としても応
用でき、配線の平滑化を可能ならしめデバイスの儒頗性
を向上させることもてきる0本発明ではMO&デバイス
について述べ丸が、バイポーラデバイスにも応用できる
ことはいうまでもな−0 amo簡単am明 總1aillは減圧エピタキシャル法で成長した場合の
成長層断面の模式図。
ように絶縁基板上にも成長することは、この領域にソー
ス、ドレインを形成することができ、異常電流の発生(
2ツテアツプ)1!−も防止できる。又部分酸化法によ
る高vli度化の不利な点をカバーし、シャープなジャ
ンクシーン形成ができる丸め、高装置で、高速な一σS
又はC−M08デバイスを形成できるものである。さら
に′?−の選択成長技術の利点としては、多層配線のた
めのコンタクトホールO#I[込み成長技術としても応
用でき、配線の平滑化を可能ならしめデバイスの儒頗性
を向上させることもてきる0本発明ではMO&デバイス
について述べ丸が、バイポーラデバイスにも応用できる
ことはいうまでもな−0 amo簡単am明 總1aillは減圧エピタキシャル法で成長した場合の
成長層断面の模式図。
第21iは本i&@による本結晶基板上の絶鍬銚のその
断面形状が丁字形になるように#、去し、この基板に減
圧下でニビメキシ謄ル成長した場合の成長層断面の模式
図。
断面形状が丁字形になるように#、去し、この基板に減
圧下でニビメキシ謄ル成長した場合の成長層断面の模式
図。
1−8A単結晶基板
2−絶縁11g(8iへ又はS11へ)3−・姐エピタ
キシャル成長層
キシャル成長層
Claims (1)
- B1単結晶着板上に絶縁膜を堆積しその断面が1字形に
なるように絶縁me除去する徽細加工?施し、その形状
が1゛字形のバー両端のはみ出し部分の長さとバーの畠
さがほぼ同じであるようにした後、前に1゛字形に開口
した領域にのみ、5iHsC1゜−へ系を用い減圧エピ
タキシャル成長技術によシ七の成長圧力が20〜200
1’orrの範囲て1選択的な84エピタキシヤル鳩を
、埋込み成長することを特徴とする半導体基板の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15437681A JPS5856321A (ja) | 1981-09-29 | 1981-09-29 | 半導体基板の製造方法 |
US06/395,110 US4637127A (en) | 1981-07-07 | 1982-07-06 | Method for manufacturing a semiconductor device |
DE19823225398 DE3225398A1 (de) | 1981-07-07 | 1982-07-07 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15437681A JPS5856321A (ja) | 1981-09-29 | 1981-09-29 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5856321A true JPS5856321A (ja) | 1983-04-04 |
Family
ID=15582796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15437681A Pending JPS5856321A (ja) | 1981-07-07 | 1981-09-29 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856321A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6344717A (ja) * | 1986-03-31 | 1988-02-25 | Canon Inc | 結晶の形成方法 |
US6368405B1 (en) | 1998-12-24 | 2002-04-09 | Hyundai Electronics Industries Co., Ltd. | Apparatus for growing single crystal silicon and method for forming single crystal silicon layer using the same |
-
1981
- 1981-09-29 JP JP15437681A patent/JPS5856321A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6344717A (ja) * | 1986-03-31 | 1988-02-25 | Canon Inc | 結晶の形成方法 |
US6368405B1 (en) | 1998-12-24 | 2002-04-09 | Hyundai Electronics Industries Co., Ltd. | Apparatus for growing single crystal silicon and method for forming single crystal silicon layer using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JPS6052037A (ja) | 半導体装置の製法 | |
US5565029A (en) | Method for manufacturing semiconductor device having grown layer on insulating layer | |
JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JPH05206422A (ja) | 半導体装置及びその作製方法 | |
JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
JPS5856321A (ja) | 半導体基板の製造方法 | |
US5402989A (en) | Method for manufacturing semiconductor device having grown layer on insulating layer | |
JPH0523056B2 (ja) | ||
JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
JPS5856320A (ja) | 気相成長方法 | |
JPS6042855A (ja) | 半導体装置 | |
JPS60144949A (ja) | 半導体装置の製造方法 | |
JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
JPS5856323A (ja) | 半導体基板の製造方法 | |
JP3249101B2 (ja) | Mos半導体装置 | |
JPH04112532A (ja) | 半導体集積回路の製造方法 | |
JPH0546706B2 (ja) | ||
JPS58106847A (ja) | 半導体装置の製造方法 | |
JPS61131525A (ja) | 分子線エピタキシヤル成長法 | |
JPS5944873A (ja) | 半導体装置及びその製造方法 | |
JPH08335643A (ja) | 半導体記憶装置およびその製造方法 | |
JPS63170922A (ja) | 配線方法 | |
JPS60119742A (ja) | 半導体装置ならびにその製造方法 | |
JPS609163A (ja) | 半導体装置の製造方法 |