JPS5853517B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、主動作領域においてベース領域が殆んどピン
チオフしており実効的なベース幅が十分薄くなるべく構
成されたバイポーラトランジスタを用いた半導体集積回
路に関する。

従来の集積回路においては、高速度動作を要求される論
理ゲート部に、バイポーラトランジスタ（以下ＢＰＴと
称す）が使用されている。

ＢＰＴは高速度の動作は行うが、ＭＯ８電界効果トラン
ジスタ（以下ＭＯ８ＦＥＴと称す）等に比し、消費電力
が大きく、入力インピーダンスが小さいため、次段との
直結が行えないなどのため、集積度を高くできず、高集
積度を要求される半導体集積回路に用いるには不利であ
るという致命的な欠点を有している。

更に、ＢＰＴは各電極間の容量が大きいこと、ベース内
に注入された少数キアリアの蓄積効果が顕著なことなど
により動作速度が制限されている。

こうしたＢＰＴの欠点を除いて、高入力インピーダンス
で次段との直結が行なえ、各電極間容量が小さくて、し
かも変換コンダクタンスがＢＰＴにかなり近くて大きく
、駆動能力が大きく、高速度動作が行なえ、ファン・ア
ウト数を多く取れるトランジスタとして、本願発明者に
より静電誘導トランジスタが提案、開発され、ＢＰＴの
ｌ２Ｌ（Ｉｎｔｅｇｒａｔｅｄ ＩｎｊｅｃｔｉｏｎＬ
ｏｇｉｃ）等に相当する集積回路に応用され成果を収め
ている（特願昭５０−１４６５８８号「倒立型静電誘導
トランジスタを有する集積回路」、特願昭５１−９２４
６７号「半導体集積回路」、昭和５１年９月１日乃至３
日 固体素子国際会議予稿集 Ｐ、 Ｐ、 ５３〜５４
）。

ベース領域が殆んどピンチオフした状態にあるＢＰＴが
不飽和型電流−電圧特性を示すことは個別デバイスとし
てはＲＺｎｌｅｅｇ（ツーレーグ）などにより知られて
いた（米国特許第３４０９８１２号）。

本発明はこのＢＰＴを集積回路に用いることにより、少
数キャリア蓄積効果が小さく周波数特性が良好で高速度
動作の行え、しかも構造が簡単で集積密度が大きな半導
体集積回路を提供することを目的としている。

以下図面を参照して本発明の詳細な説明する。

１９７６年固体素子国際会議予稿集第５４頁第２３行に
１ここで提案された構造では、ゲート間のラテラル方向
の拡散は回路動作に殆んど影響を与えない“ということ
が記載されているが、第１図は前記予稿集第５４頁第２
図においてゲート間に横方向不純物拡散が起った場合の
断面構造例である。

第１図ａはｐ領域の横方向不純物拡散がドレインに直接
接する形で起った場合の例であり、第１図すはｐ領域の
横方向不純物拡散がチャンネルの途中で起った場合の例
である。

第１図ａでｎ＋領域１、ｎ−領域２、ｐ領域４，５、ｎ
＋領域３゜３′はそれぞれ倒立型ＢＰＴのエミッタ、ベ
ース、コレクタであり、ｐ領域６はラテラルＢＰＴのエ
ミッタで、ｐ領域４はラテラルＢＰＴのコレクタにもな
っている。

７は絶縁層、３／／ 、 ３１１／ 、 ４／。６′は
それぞれの領域の電極である。

これらは第１図すでも同じであり、２ケタの番号の右側
部の数字は、第１図ａの各部の番号にそれぞれ対応して
いる。

第１図ａ 、 ｂｆこ示される如く、静電誘導トランジ
スタのチャンネル領域を横断して反対導電型領域が存在
してＢＰＴとなった構造のものが倒立型静電誘導トラン
ジスタを用いたものと殆んど同じ動作をするためには、
倒立型ＢＰＴのエミッタ、コレクタ間に存在するベース
領域５及び１５が、ｎ ＋ ｐもしくはｎ−ｐ接触の拡
散電位だけにより殆んど空欠層となっていなければなら
ない。

エミッタ、コレクタ間に存在するベース５及び１５はｐ
領域４及び１４からの拡散によって生じているから当然
その不純物密度はもともとの領域４や１４よりは低くな
っている。

したがって、第１図ａ。ｂに示される構造でベース領域
５及び１５は厚さもかなり薄くその不純物密度が低く、
反対導電型領域との接触部に生じる拡散電位だけで殆ん
ど空欠層となり殆んどピンチオフした状態になっている
。

ベース領域がピンチオフ状態になるとベース領域の電位
はその両側に存在する反対導電型領域の電位に接近する
が、ここではベースが完全Ｅこピンチオフせずその電位
が殆んど両側にある反対導電型領域の電位にまで接近し
ておらず、また電位障壁が存在して、しかもその厚さが
十分に薄く、エミッタからベースに向うキャリアの注入
量制御を行なうようｔこなっている状態をベースが殆ん
どピンチオフした状態と定義する。

こうした状態になるようにベース領域の厚さ及び不純物
密度を選定すれば、エミッタからコレクタに流れるキャ
リアは、静電誘導トランジスタの場合と同様に、電位障
壁を越えてコレクタ側に注入され、ドリフト走行すると
いうように、殆んど多数キャリア注入と同じ振舞になり
、ＢＰＴにおける少数キャリア注入ｌこよる、ベース領
域の少数キャリア蓄積効果は現われない。

さらに前述したように、ベースがほとんどピンチオフし
た状態にベース領域の厚さ、不純物密度を選定しておけ
ばよいので、エミッタ、コレクタ間を短くしてもノーマ
リオフ型にしやすくなる。

エミッタ、コレクタ間キャリア走行時間が短く、導通時
の電流が大きく変換コンダクタンスｇｍが大きくなり、
高速化が容易でかつ駆動能力が大きい。

同時に、またベース・エミッタ間、ベース・コレクタ間
容量が減少して動作速度は速くなる。

このように集積回路に使用されるＢＰＴはその寸法が非
常に小であるから、ＢＰＴの動作速度を制御するベース
抵抗は、第１図の領域４や１４の不純物密度を高くする
などしておけば殆んど問題にならない。

すなわち、ベースの電位障壁は基本的には、ベース取り
出し領域４，１４により容量結合的に制御され、それに
ベースに注入されるホールによる制御が重畳する。

第１図のように、ベース領域が殆んどピンチオフして薄
い電位障壁層がエミッタ・コレクタ間に残るように形成
されたＢＰＴの電流電圧特性は、通常のＢＰＴが、ある
コレクタ電圧以上ではコレクタ電流が殆んど一定になる
飽和特性になるのに対し、コレクタ電圧が増加するにつ
れて次第にコレクタ電流が増加する不飽和型特性を示す
ことが知られている。

電位障壁層の厚さは、導通状態にあるときに負荷に流す
電流値などによって決まり、負荷に十分大きな電流を流
す場合、例えばＴ Ｔ Ｌ （Ｔｒａｎｓ １ｓｔｏｒ
Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）ゲートを駆動する
ような場合には十分薄くして、しかもエミッタ領域に近
く設定しなければならない。

第１図ではエミッタ側にｎ−高抵抗領域が存在する場合
を示したが、ｎ＋領領域直接ベースに接触していても、
もちろんよいわけである。

第２図は第１図の回路表示である。

一人カニ出力のインバータになっており、負荷用トラン
ジスタがｐｎｐラテラルＢＰＴであり、駆動用トランジ
スタがベース領域がほとんどピンチオフし、飽和型特性
からはずれた電流電圧特性を示すＢＰＴである。

ｖＥＥは電源電圧、Ｖｉｏは入力電圧、■ｏｕｔは出力
電圧である。

出力端子は必ずしも二つに限るものではない。

この基本回路を組み合せることＥこより各種の論理ゲー
トが実現される。

第３図は、こうした基本回路を三つ組み合わせた二人力
のＮＯＲゲート、ＯＲゲートである。

■５ｓは電源電圧、Ａ、Ｂはそれぞれ人力信号を示す。

ベース領域が殆んどピンチオフして薄い電位障壁層が残
るべく構成されたＢＰＴの他の構造例を第４図に示す。

ｎ＋領域２１はエミッタ、ｐ領域２２はベース、ｐ＋領
域２３はベース取り出し領域、ｎ＋領域２５はコレクタ
、２５′はコレクタ取り出し領域、２１′はドープトポ
リシリコン、２６はＳ ｉｏ２．５ｔ３Ｎ４、Ａｌ２Ｏ
３、Ｐ２Ｏ６、Ｂ２Ｏ３等もしくはこれらを組み合わせ
た絶縁層、２７はＢＰＴ絶縁用ポリシリコンもしくは絶
縁性樹脂、２８，２９．３０は金属電極である。

ｎ＋領域２１の不純物密度は１０１８〜１Ｏ２１ｃＩｒ
Ｌ−３程度、２２は１０１２〜１０１６ｃＩｒＬ−３程
度、２４は１０” 〜１０”ｃｍ−３程度、２３は１０
１６〜１Ｏ２１ＣｒＩＬ−３程度、２５は１０１７〜１
Ｏ２０ｃｒｒＬ−３程度である。

領域２２の厚さ及び不純物密度は、両側に存在する反対
導電型領域との拡散電位だけで殆んともしくは完全にピ
ンチオフするように設定されている。

これまで説明した本発明に用いたＢＰＴは、もちろんこ
れらの構造１こ限るものではない。

ベース領域が主動作領域において殆んともしくは完全に
ピンチオフして薄い電位障壁層が残るべく構成されれば
よいのである。

これまでのもので導電型を全く反転したものでもよいこ
とは勿論である。

このように設計された前記ＢＰＴを論理ゲート、たとえ
ばＥＣＬ （Ｅｍｉｔｔｅｒ ｃｏｕｐｌｅｄ Ｌｏｇ
ｉｃ）、ＴＴ Ｌ （Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ Ｌｏｇｉｃ）等に用いると、少数キャリ
ア蓄積効果が少なく、電極間容量の小さいことなどによ
り高速度の動作が行なえる半導体集積回路を得ることが
できる。

ＥＣＬに前記ＢＰＴを使用した場合の例を第５図に示す
。

第５図では二人力のＮＯＲ，ＯＲゲートが構成されてい
る。

動作姿態は通常のＢＰＴを用いたＥＣＬと殆んど同じで
ある。

第５図の回路は、電極間容量が小さく、少数キャリア蓄
積効果が少なく、飽和型からはずれた電流電圧特性を示
して、入力インピーダンスが従来のＢＰＴより高く、動
作速度が速い。

これらの回路を設計条件ｔこより適宜組合わせれば、所
望の全ての動作を行わせることができる。

更に前記ＢＰＴは優れた高周波特性を有しているもので
集積化されたアナログ型演算増幅器をはじめとしてアナ
ログ型各種信号処理装置にも応用できることは云うまで
もない。

前記ＢＰＴを用いた半導体集積回路は、従来良く知られ
ている結晶成長技術、拡散技術、イオン打ち込み技術、
微細加工技術等により製造することができる。

とくにベース領域等を精度よく制御するときなどはイオ
ン打ち込み技術は有効である。

ベース領域が主動作領域において殆んどピンチオフした
状態になるべく構成されたＢＰＴを用いた集積回路は、
少数キャリア蓄積効果が少なく、各電極間容量も小さく
、ベース領域をキャリアが拡散する状態を含まず、また
エミッタ・コレクタ間の距離を短くすることが容易で、
キャリアの走行時間も短く、周波数特性が良好で、高速
度の動作が行え、その工業的価値は極めて高い。

【図面の簡単な説明】

第１図ａ、ｂは、ベース領域が殆んどピンチオフ状態に
ある倒立型ＢＰＴを用いた■２Ｌの構造例、第２図は第
１図の回路表示、第３図は本発明の基本論理構成例、第
４図はベースが殆んどピンチオフ状態にあるＢＰＴの構
造例、第５図は本発明の基本論理構成例である。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型高不純物密度の第１の半導体領域、第１
   の半導体領域の上に形成された第１導電型低不純物密度
   の第２の半導体領域、第２の半導体領域の表面に形成さ
   れた第２導電型高不純物密度の第３の半導体領域、及び
   第１導電型高不純物密度の第４の半導体領域、第４の半
   導体領域を筒形に囲うべく配置された第２導電型高不純
   物密度の第５の半導体領域、第２の半導体領域の内部で
   第５の半導体領域と外周部分を接するように形成された
   第２導電型の第６の半導体領域とを具え、前記第６の半
   導体領域の寸法及び不純物密度を反対導電型領域との接
   触部に生じる拡散電位だけで殆んどピンチオフし薄い電
   位障壁層を形成したベース領域とすべく選定し、前記第
   ３の半導体領域を負荷用トランジスタのエミッタ領域、
   前記第４の半導体領域を駆動中トランジスタのコレクタ
   領域。 前記第５の半導体領域を前記負荷用トランジスタのコレ
   クタ領域と前記駆動用トランジスタのベース取り出し領
   域との共通領域となるべく形成された構造を少なくとも
   一部に含むことを特徴とする半導体集積回路。