JPS5853249A - デ−タ送受信装置 - Google Patents
デ−タ送受信装置Info
- Publication number
- JPS5853249A JPS5853249A JP56151434A JP15143481A JPS5853249A JP S5853249 A JPS5853249 A JP S5853249A JP 56151434 A JP56151434 A JP 56151434A JP 15143481 A JP15143481 A JP 15143481A JP S5853249 A JPS5853249 A JP S5853249A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- receiving device
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000010365 information processing Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ送受信装置に関し、さらに畦しくはサブ
システム間でデータ転送を行なうデータ送受信装置に関
する。
システム間でデータ転送を行なうデータ送受信装置に関
する。
第１図のように第１の情報処理装置１と第１の送受信装
置２によシ形成される第１のサブシステムと第２の情報
処理装置３と第２の送受信装置４により形成される第２
のサブシステム間においてデータ転送がビット直列で行
なわれている場合にデータのパターンによってはデータ
よりクロックが抽出できず同期はずれが起ることが知ら
れでいる。
置２によシ形成される第１のサブシステムと第２の情報
処理装置３と第２の送受信装置４により形成される第２
のサブシステム間においてデータ転送がビット直列で行
なわれている場合にデータのパターンによってはデータ
よりクロックが抽出できず同期はずれが起ることが知ら
れでいる。
すなわちサブシステム間で転送さ力、るデータは一般に
纂２図に示すごとく送信装置は転送すべきデータブロッ
ク、つｌ）テキストの前にシーケンス番号を含んだコマ
ンドを、テキストの後にチェックコードを付刀口して送
信する。受信装置は受信したデータのチェックコードに
よりデータの誤りのないこととデータシーケンス番号の
正当性を確認しその後送信装置に対してそのデータシー
ケンス番号のテキス）１正しく受信したことな通知する
。もし受信装置においてチェックコードによシデータの
誤りまたは不当なデータシーケンス番号を認識した場合
にはその受信データを廃棄する◎−万送信装置はデータ
の送信後時間監視をしながら受信装置からの通報を待つ
。もしある足めらねた期間に受信装置からの通知があれ
ば時間監視を止めてつぎのデータを送る。もしなければ
時間監視によシタイムアウトを起こして一度送ったデー
タの再送のための動作を開始する。
纂２図に示すごとく送信装置は転送すべきデータブロッ
ク、つｌ）テキストの前にシーケンス番号を含んだコマ
ンドを、テキストの後にチェックコードを付刀口して送
信する。受信装置は受信したデータのチェックコードに
よりデータの誤りのないこととデータシーケンス番号の
正当性を確認しその後送信装置に対してそのデータシー
ケンス番号のテキス）１正しく受信したことな通知する
。もし受信装置においてチェックコードによシデータの
誤りまたは不当なデータシーケンス番号を認識した場合
にはその受信データを廃棄する◎−万送信装置はデータ
の送信後時間監視をしながら受信装置からの通報を待つ
。もしある足めらねた期間に受信装置からの通知があれ
ば時間監視を止めてつぎのデータを送る。もしなければ
時間監視によシタイムアウトを起こして一度送ったデー
タの再送のための動作を開始する。
かかるデータ送受信装置においてデータよりクロックが
抽出できず同期はずれが起こるとバースト誤シを引き起
こす。バースト誤りはテキストの後に付加されているチ
ェックコードにより検出される。しかしチェックコード
はすべてのバースト誤シを検出できるものではない。そ
のためバースト誤シが発生したにもかかわらず正常なデ
ータとしてサンブリングシステムに受信されてしまつ可
能性がある。
抽出できず同期はずれが起こるとバースト誤シを引き起
こす。バースト誤りはテキストの後に付加されているチ
ェックコードにより検出される。しかしチェックコード
はすべてのバースト誤シを検出できるものではない。そ
のためバースト誤シが発生したにもかかわらず正常なデ
ータとしてサンブリングシステムに受信されてしまつ可
能性がある。
情報処理システムが一般に使用されている場所を考える
と、誤りを検出できず正常なものとして受信された場合
の影響は１大であシ発生してはならないものである。
と、誤りを検出できず正常なものとして受信された場合
の影響は１大であシ発生してはならないものである。
本発明の目的は同期はずれによるバースト誤りを確実に
検出できるデータ送受信装置を提供することにある。
検出できるデータ送受信装置を提供することにある。
本発明によればデータ送信装置はシーケンス番号および
エラーチェックコードな付力口したデータブロックを受
信装置に対して送信し、該受信装置は受信ブロックのシ
ーケンス番号の正当性とエラーチェックコードによるデ
ータの正当性を確認した後前記データ送信装置に受信し
た旨の応答ケ返す通信手段を実行するデータ送受信装置
であって且つ該データ送受（ｉ装置は同期ビットを含ん
だビットａ列伝送によってデータ全転送するものであっ
て、前記受信装置は不当なシーケンス番号、エラーチェ
ックコードおよび同期はずれを検出した場合に該データ
ブロックを廃棄することを特徴とするデータ送受信装置
が提案される。
エラーチェックコードな付力口したデータブロックを受
信装置に対して送信し、該受信装置は受信ブロックのシ
ーケンス番号の正当性とエラーチェックコードによるデ
ータの正当性を確認した後前記データ送信装置に受信し
た旨の応答ケ返す通信手段を実行するデータ送受信装置
であって且つ該データ送受（ｉ装置は同期ビットを含ん
だビットａ列伝送によってデータ全転送するものであっ
て、前記受信装置は不当なシーケンス番号、エラーチェ
ックコードおよび同期はずれを検出した場合に該データ
ブロックを廃棄することを特徴とするデータ送受信装置
が提案される。
以下本発明にかかるデータ送受信装置の実施例について
詳細に説明する。
詳細に説明する。
本発明の要旨とするところは受信装置がすでにのべたご
とくシーケンス番号の不当性およびチェ（３） ツクコードによるデータの誤りの場合にデータを廃棄す
るほかに同期はずれの検出を行ない同期はずれの期間中
はデータを受信しないこととしたことである。これによ
り同期はずれを起したときＶこはいつでもデータを廃棄
でき受信したデータの正当性は確認できなくなシデータ
は情報処理装りに受信でれない。
とくシーケンス番号の不当性およびチェ（３） ツクコードによるデータの誤りの場合にデータを廃棄す
るほかに同期はずれの検出を行ない同期はずれの期間中
はデータを受信しないこととしたことである。これによ
り同期はずれを起したときＶこはいつでもデータを廃棄
でき受信したデータの正当性は確認できなくなシデータ
は情報処理装りに受信でれない。
以下本発明の実施例を図面により詳細に説明する。
第３図は第１図に示す送受信装置の内部のブロック図で
ある。第３図に示すごとく送受信装置はインターフェー
ス制御部１１．フロー制御部１２゜直並列変換部１３．
データチェ、り部１４．チェックコード発生部１５．並
直列変換部１６を含んで構成される。インターフェース
制御部１１は情報処理装置１ 、 （３） 、と送受信
装置２ 、 （４）とのインターフェースを管理するも
のであって、情報処理装置に対する割込処理、情報処理
装置と送受信装置間のデータ転送を行ない、フロー制御
部１２はテキストの送信、テキストの受信、テキストの
再（４） 送等テキストの送受信を管理する。直並列変換部１３は
他サブシステムよシ送信されたビット直列データをｎビ
ット並列データに変換し、データチェック部１４はチェ
ックコードによシ受信したデータの誤シの検出を行なう
。チェックコード生成部１５は送信するコマンドとテキ
ストを入力としてチェックコード全生成し、並直列変換
部１６はｎビットの並列データをビット百列に変換して
他のサブシステムに送信する。
ある。第３図に示すごとく送受信装置はインターフェー
ス制御部１１．フロー制御部１２゜直並列変換部１３．
データチェ、り部１４．チェックコード発生部１５．並
直列変換部１６を含んで構成される。インターフェース
制御部１１は情報処理装置１ 、 （３） 、と送受信
装置２ 、 （４）とのインターフェースを管理するも
のであって、情報処理装置に対する割込処理、情報処理
装置と送受信装置間のデータ転送を行ない、フロー制御
部１２はテキストの送信、テキストの受信、テキストの
再（４） 送等テキストの送受信を管理する。直並列変換部１３は
他サブシステムよシ送信されたビット直列データをｎビ
ット並列データに変換し、データチェック部１４はチェ
ックコードによシ受信したデータの誤シの検出を行なう
。チェックコード生成部１５は送信するコマンドとテキ
ストを入力としてチェックコード全生成し、並直列変換
部１６はｎビットの並列データをビット百列に変換して
他のサブシステムに送信する。
第４図は第３図におけるフロー制御部の内部のブロック
図であり、データバッファ部１７．データバッファ制御
部１８．送信部１９．受信部２０を含む。データバッフ
ァ部１７は情報処理処置および他のサブシステムからの
テキストヲ一時的に保持しておく記憶装置であり、バッ
ファ制御部１８はバッファ部１７に対するテキストの読
み書＠を管理するもので、（イ）インターフェース制御
部１１からの依頼によシバッファを読み書きし、（ロ）
送信部１９よシの依頼によりバッファを読み、また（ハ
）受信部からの依頼によシバッファへの書込みを行なう
。送信部１９はテキストの送信を受信部２０はテキスト
の受信を管理するもので、本発明の特徴にこの受信部２
０にある。
図であり、データバッファ部１７．データバッファ制御
部１８．送信部１９．受信部２０を含む。データバッフ
ァ部１７は情報処理処置および他のサブシステムからの
テキストヲ一時的に保持しておく記憶装置であり、バッ
ファ制御部１８はバッファ部１７に対するテキストの読
み書＠を管理するもので、（イ）インターフェース制御
部１１からの依頼によシバッファを読み書きし、（ロ）
送信部１９よシの依頼によりバッファを読み、また（ハ
）受信部からの依頼によシバッファへの書込みを行なう
。送信部１９はテキストの送信を受信部２０はテキスト
の受信を管理するもので、本発明の特徴にこの受信部２
０にある。
第４図の受信部２０の内部のブロック図を第５図に示す
。第５図において端子■は直並列変換部１３に接続され
１司期はずれが検出されると°′１＃になる信号出力端
子、端子■はデータチェック部１４ＶＣ接続されチェ、
７クコードによシェラ−が検出されると１″になる信号
入力端子、端子■はデータチェック部１４に接続されチ
ェックコードによるエラーチェック時にエラーがなかっ
たときに”１″になる入力總子、端子■、■、■はそれ
ぞれ直並列変換部１３に接続でれ端子■は直並列変換部
１３でｎビット並列に変換されたデータの乗るデータバ
ス、端子■は端子■のデータバス上にコマンドが乗って
いるとき′１″′になる信号入力、９１．１１子■は箔
子■のデータバス上にコマンド以後のゲータが乗ってい
るとき１”になる信号入力線である。１ｆｃ、端子のは
送信部１９に塾わじされコ・７ンドが保持さねているシ
ーケンス番号が正”５であるとき１”になる信号端子、
端子■および■はバッファ制御部１８に接続され端子■
はバッファ部１７ヘデータを書くときバッファ制御部１
８に知らせるアドレスを乗せるアドレスバス。
。第５図において端子■は直並列変換部１３に接続され
１司期はずれが検出されると°′１＃になる信号出力端
子、端子■はデータチェック部１４ＶＣ接続されチェ、
７クコードによシェラ−が検出されると１″になる信号
入力端子、端子■はデータチェック部１４に接続されチ
ェックコードによるエラーチェック時にエラーがなかっ
たときに”１″になる入力總子、端子■、■、■はそれ
ぞれ直並列変換部１３に接続でれ端子■は直並列変換部
１３でｎビット並列に変換されたデータの乗るデータバ
ス、端子■は端子■のデータバス上にコマンドが乗って
いるとき′１″′になる信号入力、９１．１１子■は箔
子■のデータバス上にコマンド以後のゲータが乗ってい
るとき１”になる信号入力線である。１ｆｃ、端子のは
送信部１９に塾わじされコ・７ンドが保持さねているシ
ーケンス番号が正”５であるとき１”になる信号端子、
端子■および■はバッファ制御部１８に接続され端子■
はバッファ部１７ヘデータを書くときバッファ制御部１
８に知らせるアドレスを乗せるアドレスバス。
端子■は・９７７７部１７に端子■に入力されるデータ
バス上のデータを書込むためのタイミングをあたえるた
めの信号出力端子である。
バス上のデータを書込むためのタイミングをあたえるた
めの信号出力端子である。
なお第５図において２１．２２はＪＫフリップフロッグ
、２３．２４．２５．２６はアンドダート、２７はオア
ゲート、２８はインバータである。
、２３．２４．２５．２６はアンドダート、２７はオア
ゲート、２８はインバータである。
またレジスタ２９は端子■の入力が′”１＃のとき端子
■に入力されるコマンドを取込むレジスタ。
■に入力されるコマンドを取込むレジスタ。
カウンタ３０はレジスタ２９上のコマンドが保持してい
るシーケンス番号と比較される値をもつカウンタであり
、端子■の出力が１″のとき現在の値に′ｌ＃を加算さ
れる。カウンタ３１はバッファへの書込みアドレスをも
つカウンタでありＪＫフリップ７０ッグ２２の出力３３
が０＃のときにリセットされ端子■の出力が“１”のと
き現在の値に１”’ｔ７１１＋算される。比較器３２は
レジスタ２９のコマンドが保持するシーケンス番号とカ
ウンタ３０の保持する値が等しいとき”１＃を出力する
比較器でおる。
るシーケンス番号と比較される値をもつカウンタであり
、端子■の出力が１″のとき現在の値に′ｌ＃を加算さ
れる。カウンタ３１はバッファへの書込みアドレスをも
つカウンタでありＪＫフリップ７０ッグ２２の出力３３
が０＃のときにリセットされ端子■の出力が“１”のと
き現在の値に１”’ｔ７１１＋算される。比較器３２は
レジスタ２９のコマンドが保持するシーケンス番号とカ
ウンタ３０の保持する値が等しいとき”１＃を出力する
比較器でおる。
第５図のごとき回路において直並列変換部１３において
同期はずれが検出されると端子■に１″が入力される。
同期はずれが検出されると端子■に１″が入力される。
同期はずれ検出回路はすでに知られている回路である。
例えば星子幸雄著／Ｗルス符号通信増補版ＰＣＭ入門（
丸善株式会社昭和５４年４月２０日発行）７・１ディジ
タル同期方式７・１・１ディジタル同期方式の種類（第
２３０頁より第２３２頁）においては受信符号パルスか
ら受信側での同期時点におけるパルスをとシ出しこのパ
ルス出力と受信側のクロックからタイミングをとって作
シ出した同期パターンを比較しこれが一致するか否かに
よ多出力を発生する方式が開示されている。
丸善株式会社昭和５４年４月２０日発行）７・１ディジ
タル同期方式７・１・１ディジタル同期方式の種類（第
２３０頁より第２３２頁）においては受信符号パルスか
ら受信側での同期時点におけるパルスをとシ出しこのパ
ルス出力と受信側のクロックからタイミングをとって作
シ出した同期パターンを比較しこれが一致するか否かに
よ多出力を発生する方式が開示されている。
ところでかくして同期はずれが検出されると端子■の入
力が１″となる。−万において通當動作中はインバータ
回路２８の出力は″ｌ＃アンド回路２４の出力は１”で
あシフリッグンロッグ回路２２の出力３３は１”である
。しかし同期はずれが検出されるとインバータ回路２８
の出力が“０″となシフリップフロ７１回路２２の状態
が変化してその出力３３は０＃となる。したがってカラ
ン、り３１はリセットされ端子■の出力は“１″になる
ことがないのでバッファ制御部１８へは端子■の入力デ
ータを書き込みタイミングを知らせない。それゆえデー
タはバッファに書込まれることはない。つまシ廃棄され
る。また出力３３が′０＃であるのでたとえ同期はずれ
によるバースト誤シが検出されず端子■の入力が１″に
なることによって誤なしの通知がめったとしてもフリッ
ゾフロップ回路２１の出力３４は０”にとどまる。それ
ゆえ端子■には出力゛１＃があたえられずシーケンス番
号の正当性は確認されない。
力が１″となる。−万において通當動作中はインバータ
回路２８の出力は″ｌ＃アンド回路２４の出力は１”で
あシフリッグンロッグ回路２２の出力３３は１”である
。しかし同期はずれが検出されるとインバータ回路２８
の出力が“０″となシフリップフロ７１回路２２の状態
が変化してその出力３３は０＃となる。したがってカラ
ン、り３１はリセットされ端子■の出力は“１″になる
ことがないのでバッファ制御部１８へは端子■の入力デ
ータを書き込みタイミングを知らせない。それゆえデー
タはバッファに書込まれることはない。つまシ廃棄され
る。また出力３３が′０＃であるのでたとえ同期はずれ
によるバースト誤シが検出されず端子■の入力が１″に
なることによって誤なしの通知がめったとしてもフリッ
ゾフロップ回路２１の出力３４は０”にとどまる。それ
ゆえ端子■には出力゛１＃があたえられずシーケンス番
号の正当性は確認されない。
以上のごとくして同期はずれが検出されたときにはいつ
でも受信データは廃棄される。したがって同期はずれに
よりバースト誤りを発生して情報処理システムに重大な
影ｗをあたえることを防止することが可能である。
でも受信データは廃棄される。したがって同期はずれに
よりバースト誤りを発生して情報処理システムに重大な
影ｗをあたえることを防止することが可能である。
第１図はデータ転送がビット直列で行なわれるデータ送
受信装置の１例、第２図は第１図の装置において転送さ
れるデータの構成を示す図、第３図は本発明にかかるデ
ータ送受信装置のｌ実施例のブロック図、第４図は第１
図の装置のフロー制御部の１実施例のブロック図、第５
図は第４図のフロー制御部の受信部の１実見例のブロッ
ク図である。 図において、２１．２２はＪＫフリッグフロッグ回路、
２３．２４．２５．２６はアンド回路、２７はオア回路
、２８はインバータ回路、２９はレジスタ、３０．３１
はカウンタ、３２ｉｄ比較器である。 第１図 第２図
受信装置の１例、第２図は第１図の装置において転送さ
れるデータの構成を示す図、第３図は本発明にかかるデ
ータ送受信装置のｌ実施例のブロック図、第４図は第１
図の装置のフロー制御部の１実施例のブロック図、第５
図は第４図のフロー制御部の受信部の１実見例のブロッ
ク図である。 図において、２１．２２はＪＫフリッグフロッグ回路、
２３．２４．２５．２６はアンド回路、２７はオア回路
、２８はインバータ回路、２９はレジスタ、３０．３１
はカウンタ、３２ｉｄ比較器である。 第１図 第２図
Claims (1)
- データ送信装置はシーケンス番号およびエラーチェック
コードを付刀口したデータブロックを受信装置に対して
送信し、該受信装置は受信ブロックのシーケンス番号の
正当性とエラーチェックコードによるデータの正当性を
確認した後前記データ送信装置に受信した旨の応答を返
す通信手段を果行するデータ送受信装置であって且つ該
データ送受信装置は同期ビラトラ含んだビット直列伝送
によってデータを転送するものであって、前記受信装置
は不当なシーケンス番号、エラーチェックコードおよび
同期はずれを検出した場合に該データブロックを廃棄す
ることを特徴とするデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151434A JPS5853249A (ja) | 1981-09-26 | 1981-09-26 | デ−タ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151434A JPS5853249A (ja) | 1981-09-26 | 1981-09-26 | デ−タ送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853249A true JPS5853249A (ja) | 1983-03-29 |
Family
ID=15518524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151434A Pending JPS5853249A (ja) | 1981-09-26 | 1981-09-26 | デ−タ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853249A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180256A (ja) * | 1984-02-27 | 1985-09-14 | Arimura Giken Kk | 伝送デ−タの選別処理装置 |
| JPS62207040A (ja) * | 1986-03-07 | 1987-09-11 | Matsushita Electric Ind Co Ltd | 同期信号検出装置 |
| JPS63107327A (ja) * | 1986-10-24 | 1988-05-12 | Nissan Motor Co Ltd | 時分割多重伝送装置 |
| JPS6444634A (en) * | 1987-08-13 | 1989-02-17 | Pioneer Electronic Corp | Rds receiver |
| JPH02161834A (ja) * | 1988-12-15 | 1990-06-21 | Nec Corp | 音声切替装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998506A (ja) * | 1973-01-22 | 1974-09-18 | ||
| JPS51148317A (en) * | 1975-06-16 | 1976-12-20 | Nec Corp | Remote connection control system |
-
1981
- 1981-09-26 JP JP56151434A patent/JPS5853249A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998506A (ja) * | 1973-01-22 | 1974-09-18 | ||
| JPS51148317A (en) * | 1975-06-16 | 1976-12-20 | Nec Corp | Remote connection control system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180256A (ja) * | 1984-02-27 | 1985-09-14 | Arimura Giken Kk | 伝送デ−タの選別処理装置 |
| JPS62207040A (ja) * | 1986-03-07 | 1987-09-11 | Matsushita Electric Ind Co Ltd | 同期信号検出装置 |
| JPS63107327A (ja) * | 1986-10-24 | 1988-05-12 | Nissan Motor Co Ltd | 時分割多重伝送装置 |
| JPS6444634A (en) * | 1987-08-13 | 1989-02-17 | Pioneer Electronic Corp | Rds receiver |
| JPH02161834A (ja) * | 1988-12-15 | 1990-06-21 | Nec Corp | 音声切替装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070648A (en) | Computer to computer communication system | |
| JP2707529B2 (ja) | データ通信システム | |
| US4862461A (en) | Packet switch network protocol | |
| EP1477899B1 (en) | Data processing apparatus and method | |
| JPH0795767B2 (ja) | データ通信の最適化された方法と、その方法を使用するシステム | |
| JPS6022846A (ja) | デ−タ通信システム及び装置 | |
| JP2948837B2 (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
| JPS5853249A (ja) | デ−タ送受信装置 | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| JP2834094B2 (ja) | 調歩同期式通信装置 | |
| GB2120055A (en) | Data communication system | |
| JP2932359B2 (ja) | 障害通知回路 | |
| US7570724B1 (en) | Method of link word synchronization | |
| JP3488378B2 (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
| US20020069391A1 (en) | Dynamic parity inversion for I/O interconnects | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
| JPH0210623B2 (ja) | ||
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPH05257726A (ja) | パリティチェック診断装置 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPS61194937A (ja) | デ−タ通信受信装置 | |
| JPS61107841A (ja) | デ−タ多重伝送システム | |
| JPH0612290A (ja) | 制御データ監視方式 | |
| JP2002082843A (ja) | バースト転送制御回路及びバースト転送制御方法 |