JPS61107841A - デ−タ多重伝送システム - Google Patents

デ−タ多重伝送システム

Info

Publication number
JPS61107841A
JPS61107841A JP59227884A JP22788484A JPS61107841A JP S61107841 A JPS61107841 A JP S61107841A JP 59227884 A JP59227884 A JP 59227884A JP 22788484 A JP22788484 A JP 22788484A JP S61107841 A JPS61107841 A JP S61107841A
Authority
JP
Japan
Prior art keywords
data
circuit
gate
external device
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59227884A
Other languages
English (en)
Inventor
Shunsuke Kano
鹿野 俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP59227884A priority Critical patent/JPS61107841A/ja
Publication of JPS61107841A publication Critical patent/JPS61107841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、制御局(センタユニット)と複数の従属局
(送信ユニット、受信ユニット)との間でポーリング、
セレクテイングによってデータを時分割多重化して伝送
するデータ多重伝送システム、特に交信異常時に適切な
処置が可能なデータ多重伝送システムに関する。
〔従来の技術〕
かかる伝送システムとして、出願人は既に以下の如きも
のを提案している(特願昭58−8780〜3号)。第
2図はこのようなシステムの全体構成を示す概要図、第
3図は第2図の動作を説明するためのタイミング波形図
、第4図は第2図で用いられる送信ユニットの具体例を
示す構成図、第5図は同じく受信ユニットの具体例を示
す構成図である。
第2図において、1は送信ユニット、2は受信エニット
、3はセンタユニット、4は共通線である。こ〜で、送
信ユニット1と受信ユニット2とは互いにペアにして用
いられ、このペアの各々にアドレス0,1・・・・・・
Nが付けられる。したがって、例えばアドレス「0」の
送信ユニット1からのデ−タVotは、ポーリングによ
ってセンタユニット3に読取られ、該センタユニット3
からのセレクテイングによってアドレス「0」の受信ユ
ニット2に与えられる。なお、受信ユニット2はこの受
信データvorを所定の外部機器へ送出する。センタユ
ニット3は送信ユニット1に対するポーリングを所定の
順序でくり返し行なってデータを収集する一方、セレク
テイングによって受信ユニット2を順次選択し、各送信
ユニット1からのデータを対応する受信ユニット2へ分
配する。なお、センタユニットと送、受信ユニット間の
データ伝送は従来周知の各種方法を用いて行なうことが
可能であり、例えば出原人が先に提案した、特開昭58
−195350号公報や特開昭59−79657号公報
等に記載のものも適用可能である。
以上の様子を示すのが第3図である。こ〜では、アドレ
スl’−o」、rlJ・・・・・・rNJの送信ユニッ
トに対して、同図(イ)の如(順番にポーリングが行な
われ、これKよって各送信ユニットからデータが同図(
ロ)の如く順次送出され、対応する受信ユニットにて同
図(・・)の如く受信された例が示されている。なお、
同図(ニ)は送信データの形式を示すもので、データD
Tに対して例えばスタートビットSTとパリティピット
PTとが付加されて送信される。
送信ユニットは例えば第4図に示される如く波形整形回
路11、データ読取りタイミングパルス発生回路12、
シフトレジスタ13、アドレス照合回路14、ゲート回
路15、並列/直列(P/S)変換回路16およびアナ
四グ/ディジタル(A/D)変換回路17等より構成さ
れる。なお、アドレス照合回路14には所定のスイッチ
等によって予め設定されたアドレス信号が入力され、A
/D変換回路17には所定のアナログ信号が入力される
。したがって、センタユニットからアドレス、コマンド
等の情報が送られてくると、まず、波形整形回路11に
て波形の整形を行なった後、     □“読取りタイ
ミングパルス発生回路12からのタイミングパルスにも
とづいて上記情報(シリアルデータ)をシフトレジスタ
13に読込み、とへでパラレルデータに変換する。アド
レス照合回路14はシフトレジスタ15を介して与えら
れるパラレルのアドレスデータと、送信ユニットに予め
付されている設定アドレスとの照合を行ない、一致した
ことをもって自分が呼ばれていることを知り、ゲート回
路15に所定の信号を送ってこれを開く。
これにより、A/D変換回路17に与えられるアナログ
データはとへてディジタル化され、P/S変換回路16
にてシリアルデータに変換された後、ゲート回路15を
介して共通線4へ送り出されることになる。なお、と−
には示されていないが、ディジタルデータも同様にして
送出し得ることは云う迄もない。また、ゲート回路15
は例えば3−ステート素子TS3から構成されるが、こ
れはその制御端子CTの入力レベルがロウ(ハイ)のと
きは入力信号に応じてハイまたはロウの信号を出力する
通常の動作を行ない、制御端子CTのレベルがハイ(ロ
ウ)になるとオープン(ハイインピーダンス)状態とな
る周知のものである(例えば、猪飼國夫著「インターフ
ェース回路の設計」昭和55年8月10日、CQ出版(
株)発行の第149〜154頁に記載されている。)。
一方、受信ユニットは第5図の如く制御部20、データ
ラッチ回路26、ゲート回路27およびディジタル/ア
ナログCD/A )変換回路28等より構成されている
。制御部20は送信ユニットと同様のシフトレジスタお
よびアドレス照合回路等を備えていて自局宛のデータの
みを受信し得るように構成されているとともに、センタ
ユニットから少な(とも2回連続して送られてくるデー
タの照合回路等も備えていて、誤りのないデータを受信
するようにしている。したがって、照合のとれたデータ
のみをゲート回路27(第4図のゲート回路15と同じ
く、3−ステート素子TS1より構成される。)を介し
てD/A変換回路28に与えることができる。なお、デ
ータラッチ回路26は、受信したデータを一時記憶(ラ
ッチ)しておくために設けられる。D/A変換回路28
に与えられたデータはこ−でアナログデータに変換され
、端子Toを介して外部機器へ与えられる。なお、D/
A変換回路28を介さずに、そのまエデイジタル出力と
して取り出すことも可能である。
以上の如き伝送システムにおいては、交信が正常に行な
われている限りは受信ユニットを介して駆動される外部
機器も正常に動作するので、特に問題は生じない。とこ
ろが、共通信号線の断線等の故障によって交信が不能に
なると、外部機器へ与えられるデータが不定となって機
器に思わぬ事故が発生する等のおそれが生じる。このた
め、従来は専ら受信ユニットからオールオフまたはオー
ルゼロの信号を出力して外部機器を停止させるようにし
ている。
〔発明が解決しようとする問題点〕
しかしながら、機器側においては交信異常時にも安全な
範囲で運転を継続したいという要求もあり、とのよ5な
場合には上記の如き措置は充分なものとは云い難い。ま
た、オールオフ、オールゼロが必ずしも安全サイドでな
い場合もある。このため、従来は手動制御の方法やしか
るべき対策を別途考慮しておかなければならないという
問題がある。
〔問題点を解決するための手段および作用〕この発明は
、送信側からのデータを受信して外部機器を駆動する受
信ユニツ)K、交信動作を監視する監視回路と、予め設
定されたデータを外部機器へ出力する設定データ出力回
路とを設け、交信異常時には予め設定されたデータを外
部機器へ与えることにより、安全な範囲で運転を継続し
得るようにしたものである。こうすることにより、外部
機器の安全を確保して伝送装置の信頼性を向上させるこ
とができる。
〔実施例〕
第1図はこの発明の実施例を示す構成図である。
これは、第5図と対応する受信ユニットの一例を示すも
ので、交信が正常に行なわれているか否かを確認する確
認回路25、予め設定されたデータをD/A変換回路2
8へ与えるゲート回路29等を設げた点が特徴である。
なお、INl、IN2はインバータゲートである。また
、第1図と比較すれば明らかなように、第5図の制御部
20は波形整形回路21.データ読取りタイミングパル
ス発生回路22.シフトレジスタ23およびアドレス照
合回路24等からなるものに対応する。
すなわち、確認回路25は例えばタイマを内蔵しており
、アドレス照合回路24からのアドレス一致信号を時限
監視することKよって、交信が正常に行なわれているか
否かを判別する。つまり、交信が正常に行なわれている
限りは、所定の周期をもって受信ユニットのアクセスが
行なわれる筈である、とい5前提に立つものであるが、
交信の正常、異常を判定しうるものならば如何なるもの
を用いてもよい。そして、確認回路25により交信の正
常が確認されると、その出力からは例えばハイレベルの
信号が送出され、インバータゲートIN1に与えられる
。これにより、ゲート回路27の3−ステート素子TS
1の制御端子CTがローレベルとなり、データラッチ回
路26にてラッチされた、送信ユニットからのデータを
有効にする。このとき、ゲート回路29の3−ステート
素子TS2は、インバータゲートIN2によってその制
御端子CTがハイレベルとなるため、設定データの送出
は阻止される。
一方、共通線や送信ユニットに故障が生じるとこのこと
が確認回路25にて検出され、その出力は四−レベルと
なる。このため、有効となるデータの関係が上記とは逆
になり、したがって、外部機器は受信ユニット側にて予
め設定されたデータにもとづいて駆動されることになる
。なお、このデータは外部機器を安全かつ適正に運転し
得る直となるよう、固定的または可変的に選ばれること
は勿論であり、データ設定用のスイッチを設けて外部か
ら設定する方法や、RAM(ランダムアクセスメモリ)
等のメモリに予め格納してお(方法等が採られる。また
、このデータはゲート回路29を介してD/A変換回路
28に与えられ、と〜でアナログ信号に変換された後、
出力端子Toを経て外部機器へ与えられることは云5迄
もない。
なお、上記では主としてアナログデータを送。
受信する場合について説明したが、ディジタルデータも
同様にして伝送することができる。このときは、第1図
のD/A変換回路、第4図の人/D変換回路は省略する
ことが可能であり、場合によっては所定のディジタル回
路に置き換えられる。
〔効果〕
この発明によれば、データ伝送装置を介して所定の機器
を駆動するシステムにおいて、データ伝送装置の受信ユ
ニットの各々に対し、交信異常時に予め設定した所定の
データを外部機器へ出力する機能を持たせるようにした
ので、機器側の要求に応じた安全な運転を継続すること
ができ、伝送装置の信頼性を向上させるととができる利
点がもたらされるものである。
【図面の簡単な説明】
第1図はこの発明の実施例を示す構成図、第2図は信号
伝送システムの従来例を示す概要図、第6図は第2図の
動作を説明するためのタイミング波形図、第4図は第2
図における送信ユニットの具体例を示す構成図、第5図
は同じく受信ユニットの具体例を示す構成図である。 符号説明 1・・・・・・送信ユニット、2・・・・・・受信ユニ
ット、3・・・・・・センタユニット、4・・・・・・
共通L11,21・・・・・・波形整形回路、12,2
2・・・・・・データ読取りタイミングパルス発生器、
13,23・・・・・・シフトレジスタ、14,24・
・・・・・アドレス照合回路、15.27,29・・・
・・・ゲート回路、16・・・・・・並列/直列CP/
S)変換回路、17・・・・・・アナログ/ディジタル
(A/D)変換回路、25・・・・・・確認回路、26
・・・・・・データラッチ回路、28・・・・・・ディ
ジタル/アナログ(D/A )変換回路、TS1〜TS
3・・・・・・3−ステー)4子、INl、IN2・・
・・・・インバータゲート。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 第!図 第2図 31J

Claims (1)

    【特許請求の範囲】
  1. センタユニットと、送信ユニットと受信ユニットとをペ
    アにして同じアドレスを付してなる複数ペアの送、受信
    ユニットとを共通線を介して互いに並列接続し、センタ
    ユニットの制御のもとに送信ユニットからこれと対応す
    るアドレスをもつ受信ユニットへ共通線を介して順次デ
    ータを伝送して所定の外部機器を駆動するデータ多重伝
    送システムであつて、前記受信ユニットの各々にはデー
    タ伝送動作を監視する監視回路と、予め設定されたデー
    タを前記外部機器へ出力する設定データ出力回路とを備
    え、データ伝送動作に異常が生じたときは該設定された
    データにて外部機器を駆動することを特徴とするデータ
    多重伝送システム。
JP59227884A 1984-10-31 1984-10-31 デ−タ多重伝送システム Pending JPS61107841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59227884A JPS61107841A (ja) 1984-10-31 1984-10-31 デ−タ多重伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59227884A JPS61107841A (ja) 1984-10-31 1984-10-31 デ−タ多重伝送システム

Publications (1)

Publication Number Publication Date
JPS61107841A true JPS61107841A (ja) 1986-05-26

Family

ID=16867843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59227884A Pending JPS61107841A (ja) 1984-10-31 1984-10-31 デ−タ多重伝送システム

Country Status (1)

Country Link
JP (1) JPS61107841A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812002A (ja) * 1981-07-15 1983-01-24 Sumitomo Electric Ind Ltd 自動車用多重伝送系における負荷制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812002A (ja) * 1981-07-15 1983-01-24 Sumitomo Electric Ind Ltd 自動車用多重伝送系における負荷制御方式

Similar Documents

Publication Publication Date Title
US4159470A (en) Data communications systems employing redundant series transmission loops
US4939735A (en) Information handling system having serial channel to control unit link
JP2700843B2 (ja) 多重通信制御装置
US4374436A (en) System for the monitoring and restoration of series terminals in a looped communication system
JPH0758482B2 (ja) バスシステム
JPS61107841A (ja) デ−タ多重伝送システム
US5450419A (en) Error checking apparatus and method for a serial signal transmission system
JPH02179046A (ja) 信号符号化方式
JPS59134943A (ja) デ−タ通信システム
US4012718A (en) Communication multiplexer module
US4255813A (en) Dicode transmission system
JPS6237581B2 (ja)
JP3252556B2 (ja) 通信装置
JP2932359B2 (ja) 障害通知回路
SU1599863A1 (ru) Устройство дл обмена данными
JPS59134941A (ja) デ−タ通信システム
JPH043698B2 (ja)
JPH0612290A (ja) 制御データ監視方式
JPH0637738A (ja) データ伝送誤り制御方式
JPH07248882A (ja) アナログ入力処理装置
JPS59134944A (ja) デ−タ通信システム
JPH0583370A (ja) シリアル回線障害監視方式
JPH0678376A (ja) パターン付きテレコン制御方式
JPH06197109A (ja) データ通信装置
JPH0463035A (ja) モデムの伝送方式識別方法