JPS5853099A - メモリ−の有効利用方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はメモリーの有効利用り法、さらに評しくは付加
ビットを必要とするデータを取扱う装置と付加ビットを
必要としないデータを取扱う装置とが同一記憶装置を共
用する場合においてメモリーを有効に利用する方法に関
するものである。

一般に主記憶装置においては通常データの重要性を考慮
してノ臂すテイピ、ト萱たはＥＣＣピット（以下付加ビ
ットと称す）を付加するのが一般的である。

いま装ｋＡと装［Ｂとが同一記憶装置を共通するような
場合装［Ａは記憶装置内のデータの重要性から付加ビッ
トが必責であるが装＠Ｂは記憶装置内のデータを単なる
ピット・９タ一ン列（例えばグラフィックディスプレイ
の画面メモリ）として扱うため付加ビットは必要ないと
すると装置Ｂが使用する記憶装置上の付加ビットが有効
的に利用されず結果的にメモリピットが無駄になる。一
般に記憶装置内のデータは、８ビツト＋付加ビツトの９
ビツト（付加ビット＝１のとき）の整数倍を基本として
構成される。

第１図は記憶領域の極々の使用方法を示す図である、（
４）は８ビツトをデータとして利用する場合で、９ピツ
）Ｉの領域が無駄になっている。（Ｂ）は８ビツトをｒ
−夕に９ビツト目を付加ピットとして利用してエラーチ
ェックが可能になるようにした例である。

ところでｒ−タの中には、例えばグラフィック用のデー
タとして通常の８ビツトよシも多い９ビツトを利用する
場合がある。そのような場合を（０に示す、すなわちム
とＢ、で１つのデータを収容している。Ｃ，Ｄ、につい
ても同様である。すなわち領域１００では９ピツトのう
ち８ビツトをデータとして利用し１ビツトを無駄にして
いる。そして領域１０１″ｔ”／ｒｉ９ピットのうち１
ピツトのみをデータとして利用しのこシの８ビツトを無
駄にしている＠１０２ｔ１０３についても同様である。

付加ビットを必要としない８ビツト専用のメモリ領域で
あるなら、９ピツトゲータは２つＯｒ−夕領域にわたっ
て収容せざるを侍ないが、付加ビットを必要とする装置
と併用して４ｊｌ用する場合１つのデータ領域は９ビッ
ト単位で構成されているため、（Ｃ）の如く利用するの
は、はなはだ効率の悪い利用方法である。

本発明の目的は付加ビットをデータビットと同様に取扱
うことによシ装置Ｂが使用する記憶装置上の付加ビット
を有効に利用するメモリー有効利用方法を提供すること
にある。

本発明によれば付加ビットを必要とするデータを取扱う
第１の装置と、付加ビットを必要としないデータを取扱
う第２の装置とが同一記憶装置を共用する場合、付加ビ
ットを取扱う前記ｌｓｌの装置の場合にはデータを記憶
装置のＵ第１の装置の専有領域のデータビット部に付加
ビットを該第１の装置の専有領域の付加ピット部に書込
み、前記第２の装置においては付加ビットをデータビッ
トとして取扱い該第２の装置のデータを記憶装置の影第
２の装置、３′の専有領域のデータビット部および付加
ビット部に誉込み、読出しにあたっては付加ビット部に
書込まれ九データビットをそれぞれ付加ビットまたは出
力データピットとして読出しを行うことを特徴とするメ
モリーの有効利用方法が提案される。

以下本発明にか＼るメモリーの有効利用方法の爽施例に
ついて詳細に説明する。

第２図および第３図に実施回路例を示す、１１１１２図
は本発明にか＼る方法を寮現する九めの記憶装置、縞３
図はその制御回路を示す、第２図においてｌは記憶装置
、１ｍ、１ｂＦｉ装置Ａの専有領域におけるデータビッ
ト部および付加ビット部、’ｌ＠、１ｄは装＠Ｂの専有
領域におけるデータビット部および付加ビット部（ｒ−
タビノド部として使用する）、２は付加ピット生成回路
、３＃ｉ入力デ一タ切替回路、４は出力データ切替回路
、１１ｇ３図において５Ｆｉ制御フリッグフｐクグ回路
、６はデコード回路、７ａｓ７ｔ）はアンド回路である
。なおりｗは切替回路制御イぎ号でＴｏ９入カデカデー
タ切替回路３Ｗ侶号オフにて回路２の出力ｉ、ＳＷ（６
号オンにて人力データを選択する。また出力データ切替
回路４はＳＷ信号オフにてｒ−タビノド部をＳＷ＠号オ
ンにて付加データビット部を選択するように構成される
。

つぎに第２図、第３図の実施回路例の動作について説明
する。

（１ン　　通常のデータ（付加ピットを有するデータ）
のライトおよびリード動作 ライト動作を実行する前に制御フリップフロツノ５に”
ｏｏ’をセットする。そうするとデコード回路６によシ
その出力ＳＷ（切替回路出力信号）はオフ、ｗ、ｗ２　
（制御信号）はオンとなる。

そして切替回路出力信号ＳＷによシ入カデータ切替回路
３は付加ビット生成回路２の出力を選択する・つぎにラ
イト動作を実行すると入力データは記憶装置１のデータ
ビット部１ａへ、付加ビット生成回路２の出力は付加ビ
ット部１ｂへ供給され、またライト制御信号ＷＥによシ
ブコード回路６の制御信号出力ｗ１　ｐｗ、はアンド回
路７ａ＊７ｂにおいてアンド出力がとられそれらの出力
はデータビット部うイトノ臂ルス信号ＷＥ１、付加ピッ
ト部うイトノ譬ルス信号ＷＥ２として記憶装置１に印加
されライト動作を完了する。

リード動作にあたってはフリツノフロッグらに＠００“
をセットする。そうするとデコード回路６によ沙切替回
路出力信号ＳＷはオフとなり出力データ切替回路４はデ
ータビ、Ｆｎｉ畠を選択する。つぎにリード動作を実行
すると記憶装置のデータビット部１ａが出力データとし
て出力される。

（２）付加ビ、）をデータとして扱う場合のライトおよ
びリード動作 データリフト部ＩＣへのライト動作のために制御７リツ
ｌフロツプ５に１０＃をセットする。

そうすると出力８Ｗはオン、Ｗ、！よオン、Ｗ２はオフ
となる。つぎにライト動作を実行するとデータビット部
２イト信号Ｗ、によ、りて入力データはデータビ、ト部
ＩＣへライトさｆＬる。このとき付加ビット部は変化し
ない、つきしこ付加ピット部に入力データをライトする
ためｔこ！ＩＩ　（Ｍｌフリツノノロ、）５に′″１１
”をセットする。そうすると出力ＳＷはオン、Ｗ　はオ
フ、Ｗ−まオンとなる。

つぎにライト動作を実行すすると付カロビット部ライ）
信号Ｗ、によって入力データｋｉイ寸力１１ビット部１
ｄしない。

つぎにリード動作について説明する。ｔずデータビ、ト
部をリードするために制御フリップフロツノ５にＭＯθ
″をセットする。そうするとすでに説明したようにデコ
ード回路６によシ切替回路出力信号ＳＷはオフとな多出
力データ切替回路４はデータビット部１ｅを選択する。

つぎにリード動作を実行すると記憶装置のデータビ、ト
部１ｃが出力データとして出力される。つぎに付加ビッ
ト部をリードするために制御フリッノフロツノ５に’１
０”、′１１”をセットする。そうするとデコード回路
６により切替回路出力信号がオンとな多出力データ切替
回路４Ｆｉ付加ビ、ト部１ｄを選択する。ついでリード
動作を実行すると記憶装置の付加ピット部１ｄが出力デ
ータとして出力される。

また、データビットと付加ビット（データとして使用）
を同時に使用する場合は付加ビット部に専用の付加ビッ
トデータＢＵＳを設け、制御フリ、ノフロッゾ５に′０
０＃をセットシ、リード家作を実行することによシ、可
能となる。

この様なメモリ領域の利用方法は、前述した如く例えば
グラフィックパターンのためのデータのように、通常８
ビツトのところをプラス１ビット必要なデータについて
適用した場合有効である。

なおこのようなメモリ領域の利用を行なうとグラフィッ
クパターンのデータについて、エフ−チェックのための
付加ビットを利用することができなくなる。しかしなが
ら第４図に示した如く、グラフィックパターンにおいて
少々エラーが生じても、例えば数値データの如き重大な
餡りにはならない。

第４図において囚は正しいグラフィ、クノリ―ン、（Ｂ
）は付加ピッＦを使用しないビッタ−譬ターン列によっ
て処理したグラフィックノンターンであって、図におい
て１０ｍはデー１夕が１”から０″に変化した場合、１
０ｂはデータが“０”から“ｌ”に変化してデータ化け
が生じた場合をかすがこのようにデータが変化しても実
用上差支えな；　　いことを示す。

以上説明したように本発明によれば付加ビット１　　を
必要とする装置と必要としない装置とで付加ビット領域
を有するメモリ領域を併用する場合、有効にそのメモリ
空間を利用することができる。

【図面の簡単な説明】

第１図線１ピ憶装置のメモリの構成の２．３の例を示す
図、第２図は本発明にかかるメモリの有効利用方法を実
施する丸めの記憶の回路の実施例、第３図は第２図の回
路を制御する回路の実施例、第４図はグラフィックパタ
ーンを正しいノリーンと付加ビットを有しないために変
化したパターンを比較した図である。 図において１が記憶装置’１　１ＪＬ＃１０がｒ−タビ
、ト部、１ｂ、ｌｄが付加ピット部、２が付加ビット生
成回路、３が入力データ切替回路、４が′　　出力ｒ−
タ切替回路、５が制御フリップフロップ゛回路、６がデ
コード回路、７ａ＊７ｂがアンド回路である。

Claims (1)

【特許請求の範囲】
1. 付加ビットを必要とするデータを取扱う第１の装置と、
   付加ビットを必要としないデータを取扱う第２の装置と
   が同一記憶装置を共用する場合、付加ビットを取扱う前
   記第１の装置の場合にはデータを記憶装置の該第１の装
   置の専有領域のデータビット部に付加ビットを該第ｌの
   装置の専有領域の付加ピット部に書込み、前記第２のｉ
   ｔにおいては付加ビットをデータビ、トとして取扱い該
   第２の装置のデータを記憶装置の該第２の装置の専有領
   域のデータビ、ト部および付加ピット部に書込み、読出
   しにあたりては付加ビット部に書込まれ九データビ、ト
   をそれぞれ付〃ロビ、トまたは出力データビットとして
   絖出しを行うことを特徴とするメモリーの有効利用方法
   。