JPS5852776A - アナログ演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は例えば平方、平方根等の演算を夾施するアナロ
グ演算回路に関する。

従来、・童イーーラＩＣ（集積回路）Ｋ適し、平方演算
をする演算回路としては第１図の回路が知られている。

この回路は、Ｒ−Ｗ−Ｊパーカにより維誌ｒＴｎｔ＊ｒ
ｎａｔｉｏｎａｌ　Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌ＠ｃｔ
ｒｅｎｉｃｓ　Ｊ　１９７８年発行、第４４巻のページ
４６１〜４６４に開示されている。この回路の出力電流
！、は次のようにして求められる。すなわち、トランジ
スタＱｔ　　、Ｑｍのペース・エミ、り間電圧■□の和
と、トランジスタＱｌ　　、Ｑ４のペース・エミ、り間
電圧ＶＢＩの和とＦｉ勢しくなるので次式が成り立つ。

Ｖａｔ　（Ｑｔ　）＋Ｖｍｚ　（Ｑｔ　’）＝Ｖｍｘ　
（Ｑｓ　）＋Ｖｍｚ（Ｑｉ　）・・・・・・・・・・・
・（１） また、能動領斌で動作しているトランジスタのペース・
エミ、り間電圧Ｖ□とコレクタ電流Ｉｃとの間には次の
関係が成り立つ。

但し、ｖ！は熱電圧で、■、け逆／ぐイアス飽和電流で
ある。ここで、４つのトランジスタＱ１〜Ｑ４の。エン
、夕接地電流増幅率βが十分に大きいと仮定すると、こ
の場合にＦｉ４つのトランジスタ９１〜Ｑ４の各ペース
電流は無視することができる。また、上記トランジスタ
Ｑｓのコレクタ電流は工０であり、トランジスタＱ４の
コレクタ電流は出力電流Ｉｏと入力電流■３との和〔■
・十Ｉｓ　）である。

上記（２）式の関係を（１）式に代入すると下記のよう
に変形できる。

こζで、トランジスタＱ１〜Ｑ４はそれぞれ同一の幾何
学的寸法を持つトランジスタを使用している。上記（３
）式を変形すると、 Ｉｓ　（Ｉｏ　＋Ｉｌ　）＝１１２−・−−（４）とな
って出力電流１．が求められる。今、Ｉｏ（Ｉ宜　　　
　　　・・・・・・・・・・・・（５）とすると、出力
電流！。は と４す、入力電流Ｉｌの平方に比例することがわかる。

つまり、バイアス電流■、に比べて出力電流！、が充分
に小さい場合には第１図の回路は平方演算回路として働
くことになる。

上記（４）式から出力電流工・は次式で示され−る。

図の矢印の出力電流Ｉｏの向きを正の方向に取ると、こ
の回路では正の出力電流が流れる。従って、出力電流工
０は上記（７）式の正の根の方であり、 と変形できる。ここで、微小入力信号の場合、つまり 丘く１ １、　　　　　　　　　　　萌・・・曲・（９）の状態
では上記（８）式は となり、前記（６）式と同じになる。

しかし、逆に入力電流１１の入力レベルがノ々イアス電
流Ｉ３のレベルに比べて十分大きくなると、 −ｂ・）　１ １３　　　　　　　　　　　　・・・・・・曲・・αす
） であるから上記（８）式から分子通り出力電流ＩＯは電
流！、に勢しくなる。

■。→　工、　　　　　　・・・・・・・・・・・・ａ
カつまり、出力電流Ｉｓ　（あるいは入力電流ＴＩ　）
がバイアス電流■、に比べて大きくなると、第１図の回
路は平方演算をしなくなる。従りて、上記回路は平方演
算をする入力を流の範囲が小さいという欠点を有してい
る。

本発明は上記の事情に鑑みてなされたもので、基本回路
を構成する第１〜第４トランジスタを設は、コレクタＫ
　ｚｊイアス電流Ｉ、を受ける新たなトランジスタと上
記第４トランジスタとでカレントミラー回路ｔ＊成し、
上記禦４トランジスタのコレクタ電流をこのカレントミ
ラー回路によって一定電流値に設定することによって、
入力電流と上記バイアス電流との関連によるアナログ演
算結果である出力電流の誤差を、Ｊ・さくして高精度の
各種アナログ演算を実施できるアナログ演算回路を提供
することを目的とする。

以下、図面を参照して本発明の一実施例を説明する。１
１に２図は演算回路の基本間Ｍを示しており、この回路
は、第１トランジスタＱ１と、とのデ１トランジスタＱ
１のエミッタにペースが接続され、エミ、りが負電源（
−）に接続される第２トラン・クスタＱ１と、上記第１
トランジスタｑ１のペースにペースが接続される第３ト
ランジスタＱｓと、この第３トランジスタＱ３のニオ、
りにコレクタ・ペースが接続され、エミッタが負電源（
−）に接続される第４トランジスタと、この第４トラン
ジスタＱ４のペースにペースが、コレクタが電流値■、
のバイアス電流源！露に、エミッタが負電源（−）にそ
れぞれ接続され、上Ｗｅ第４トランジスタＱ４　とでカ
レントミラー回路ｒｔを構成するトランジスタＱ、と、
ペースが上記電流６！Ｉ　Ｉ　２　と第５トランジスタ
Ｑｓのコレクタとの接続点に接続され、エミ、りが上記
第３トランジスタＱ３のエミッタ及び第４トランジスタ
のコレクタ・ベース相互接続点に接続される第６トラン
ゾスタＱ６とをＡ備している。また、演算の種類によっ
て、後述するように上記第１．第３トランゾスタＱｔ＋
Ｑｓは入力電流ｘ１の電流源■１か出力電流■・を得る
出力端ＯＵＴに接続され、第２トランジスタＱ３゜第６
トランジスタＱ６のコレクタも所定の接続がなされるよ
うになりている。この基本回路は、第４トランジスタＱ
４のコレクタ電流をカレントミラー回路１１によって／
奇イアス電流Ｉ、に設定することに特徴があり、以下具
体的な演算回路につき説明する。

第３図は平方演算を実施する具体的な回路を示している
。この演算回路は、コレクタが入力電Ｋ　Ｉ　ｔの電流
源■１を介して正電源（＋）に接続され、ペース・コレ
クタが相互接続される第１トランノスタＱ１　と、この
第１トランジスタＱ、のエミ、りにコレクタ・ペースが
接続され、エミ、りが負電源（−）に接続される第２ト
ランジスタＱ１と、コレクタが出力電流■。

を得る出力端ＯＵＴに接続され、ペースが上記第１トラ
ンジスタＱ１のペースに接続される第３トランジスタＱ
３と、この第３トランノスタＱ３のエミ、りにコレクタ
・ペースが接続され、エミッタが上記負電源（−）に接
続される第４トランジスタＱ４　と、コレクタがＩクイ
アス電流！、の電流源Ｉ、を介して正電源（＋）に、ペ
ースが上記第４トランジスタｑ４のペースに、エミ、り
が負電源（−）Ｋそれぞれ接続され、上記第４トランジ
スタＱ４とでカレントミラー回路ｔｒを構成する第５ト
ランジスタＱ、と、コレクタが上記正電源（＋）に、ペ
ースが上記電流源！雪と第５トランジスタＱｉのコレク
タとの接続、点に、エミッタが上記第３トランゾスタＱ
３のエミ、りと第４トランジスタＱ４のコレクタ・ペー
スとの接続点にそれぞれ接続される第６トランジ哀りＱ
・を具備している。

この回路における出力電流■。は次のようにして求める
ことができる。すなわち、トランジスタＱ１　、Ｑｓの
ペース・エミッタ間電圧ＶＩＥの和と、トランジスタＱ
ｌ　　、Ｑ４のペース・エミッタ間電圧■□の和とは郷
しいので、ＶＢＥ（Ｑｌ　）＋Ｖｉ＋ｚ（Ｑｓ　）＝Ｖ
ＢＩＣ（にｈ　）＋ＶＢＥ（Ｑ４　）　　−・・α力が
成り立つ。また、本回路は従来回路と違って、第４トラ
ンジスタＱ４のコレクター流は常Ｋ　、？イアス電？Ｎ
　Ｉ　＊に尋しくなる。これは、第４ト２ンゾスタＱ４
と第５トランジスタＱｓ　　とでカレン）　ミラー回路
１１を構成しているからであり、トランジスタＱ４１Ｑ
ｌのコレクタ電流は両方とも・肴イアス電流Ｉ、に等し
くなる。さらに、第３トランジスタＱ３から第４トラン
ジスタＱ、に出力電流工。が流れ込むので、第６トラン
ジスタＱ＠のコレクタを流は出力を流１゜とバイアス電
流！！との差電流［：ＩｇＩｏ］となる。そこで、上記
Ｏ■式に前述同様（２）式の関係を代入すると、 となり、上式〇→より出力電流工。は次式で木表５られ
る。

つまり、上記回路においては、出力室ＩＩ。

は従来例の（４）式に見られた誤差項は存在しないので
精度が従来に比べて大きく向上している。

但し、本回路では、第３．第６トラン、／／スタＱｓ　
　、Ｑｓのコレクタ電流の和が第４トランジスタＱ４の
コレクタ’Ｅｌ（Ｉｎに等しい）に勢しいので、第３ト
ランジスタＱｓのコレクタ電流（出力電流Ｉ、に等しい
）にバイアス電流■、よりも小さくしなければならない
。

条件を満足する必要がある。

次に、上述した第３図の回路と前述した従来の第１図の
回路とを実験により比較してみる。

この場合、ノ肴イアス電流工、を１００μＡとし、入力
電流！、を０から１００μＡまで変化させた時の出力電
流Ｉ・の娶化を第４図の曲線Ｌ１．Ｌ。

で示す。曲線Ｌ１が本回路の特性曲線であり、曲線Ｌｔ
が従来回路の特性曲線を示している・そこで、これら−
験データと計算値（理論値）とを比較し、それぞれの回
路の出力電流Ｉ、の誤差を求めてみると下記表の様にな
る。

上記表から分るように、従来回路では入−力電流工、が
大き（なるにつれて出力電流１．の誤差は次第に大きく
なっており、誤差の最大値は一４０％にも達している。

これに対して本回路では、入力電流Ｉ８の範囲（１０〜
１００μＡ）で略一定の誤差（約−６チ）となっている
。この実鹸データによれば、本回路は従来回路に比べて
著しく誤差を小さくでき大幅に精度を向上できるととＫ
なる。

前述した第３図の回路においては、入力電流１１の大き
な領域においてトランジスタの増幅率βが下がる傾向に
あり、これによってトランジスタＱ１　、Ｑｓのペース
電流が入力電流Ｉ。

に−差を与えることになる。その結果、出力電流工・の
誤差も大きくなるという不都合がある。

そこで、第５図に示すように、コレクタが正電源（＋）
に、ペースが前記電流源工１と第１トランノスタＱ１の
コレクタとの接続点に、エミ、りが第１．＠３）ランゾ
スタＱｔ　　、Ｑｓのペース相互接続点にそれぞれ接続
されたペース電流補償用のトランジスタＱｌを設ける。

このトランジスタＱｌｌの追加によって、入力電流１１
の大きな領域における出力誤差を小さくできる。

但し、この場合の回路も前述したに）式の条件内におい
て６４式にて出力電流工◎は求められる。

前述した第３図の回路において、第１．第３のトランジ
スタＱ１−Ｑｍのコレクタ回路の配線を変更すると第６
図に示すような平方根演算を実施する平方根回路が得ら
れる。すなわち、ｗＪ１トランジスタＱ、のコレクタを
出力端ＯＵＴに接続し、この出力端ＯＵＴにて出力電ｉ
Ｉ・を得るようにし、第３トランジスタＱ３のコレクタ
・ペース相互を接続すると共にそのコレクタをｍ流源！
１を介して正電源十に接続している。

その他の回路は前述した第３図の回路と同様である。こ
の回路においては、出力電流ＩｏＦｉ入力Ｗ入力電流と
バイアス電流Ｉ、との幾伺平均となり、 ■。＝５　　　　　・・・・・・・・・・・・・・・α
・にて求めることができる。但し、仁の場合の条件１７
口てＩｌ　＜ｘ、　、Ｉｏ　＜　”！である必要がある
・給７図は積・商演算を実施する積・商回路を示してい
る０本回路は、前述した第２図の回路における第３．第
４トランジスタＱ１．Ｑ４側に設けられたカレントミラ
ー回路１１、トランジスタＱ・及び電流源Ｉ、からなる
回路と同様の回路を第１及び第２トランジスタＱ１−Ｑ
ｔ側にも形成している。すなわち、コレクタが正電源（
＋）に、ペースが電流値■３の電流源！、を介して正電
源（＋）に、エミ、りが前記第１トランジスタＱｓ　の
エミ、りに接続されるトランジスタＱγと、コレクタが
上記電流源！３及びトランジスタＱ？のペースに、（−
スが前記［２のトランジスタＱｓのペースに、エミッタ
が負電源（−）にそれぞれ接続され、上記＠２トランジ
スタＱ！とでカレントミラー回路１２を構成するトラン
ジスタＱｌ　とを新たに設けている。したがって、この
回路では、カレントミラー回路１２によって給２トラン
ジスタＱ意のコレクタ電流は入力電流■３に設定され、
館ｊトランジスタＱ４のコレクタ電流はカレントミラー
回路ＩＴによって・々イアスミ流１１に設定される。し
たがって、本回路の出力端ＯＵＴには、入力電ｆｉｌｓ
　　、Ｉｓの積とバイアス電流■、の商に比例する出力
電ＩＩ。が得られる。

■。＝ユＬ」１　　　　・・・・・・・・・・・・・・
・ａ７１工鵞 但し、この場合、１．　＜　Ｉｌ、１．　り１．なる条
件を満たすことを必要とする。

上述した第６図及び第７図の回路においても前述同様誤
差の小さい精度のよい演算を実施できる。

以上説明したように本発明によれば、基本回路を構成す
る第１〜１ｇ４）ランジスタを設け、コレクタに７臂イ
アス電流１．を受ける新たなトランジスタと上記第４ト
ランクスタとでカレントミラー回路を構成し、上記第４
トランジスタのコレクタ電流をこのカレントミラー回路
によって一定電流値に設定するようにしているので、入
力電流とよ配バイアス電流との関連によるアナログ演算
結果である出力電流の誤差を小さくして高精度の各種ア
ナログ演算を実施できるアナログ演算回路を提供できる
。

【図面の簡単な説明】

第１図は従来の平方演算を実施するアナログ演算回路の
構成図、第２図は本発明のアナログ演舞１回路の基本回
路を示す構成図、第３図は第２図の回路を利用して平方
演算を実施するアナログ演算回路の構成図、第４図は第
３図の回路の出力特性を示す図、第５図は第３図の回路
を改良した平方演算回路の構成図、第６図は第２図の回
路を利用しで平方根演算を実施するアナログ演算回路の
構成図、第７図は第２図の回路を利用して積・商演算を
実施するアナログ演算回路の構成図である。 Ｑ１〜Ｑｓ、Ｑｔ。・・・トランジスタ、ｒ、、ｘ、。 ■３・・・電流源、Ｉ　、・・・出力電流、１１．１２
・・・カレントミラー回路。

Claims (5)

【特許請求の範囲】
1. （１）第１トランジスタと、この第１トランジスタのエ
   ミ、りにベースが接続されエミ、りが第１％Ｌ源に接続
   される第２トランジスタと、ベースが上記第１トランジ
   スタのベースに＊＃！ｉｃされる第３トランソスタと、
   この第３トランジスタのエミ、りにコレクタ・ベースが
   接続されエミッタが上記第１電源に接続される第４トラ
   ンゾスタと、この第４トランジスタのベースにそのベー
   スが、エミッタが上記第１電源に、コレクタが電流源！
   、にそれぞれ接続され、上記第４トランジスタとでカレ
   ントミラー回路を構成する第５トランジスタと、ベース
   が上記電流源Ｉ、　及ヒ＠ｓ　）ランゾスタのコレクタ
   に接続されエミ、りが前記笥３トランジスタのエミッタ
   及び第４）２ンジスタのコレクタ・ペースニ接続される
   第６トランノスタとを具備し、前記給４トランジスタの
   コレクタ電流をカレン（ミラー回路によって上記電流源
   Ｉ！の電流に尋しい一定値に設定するようにしてなるこ
   とを特徴とするアナログ演算回路ゆ
2. （２）　　前記第１トランジスタのベース・コレクタを
   相互接続すると共にコレクタを電流値１゜の電流源■１
   を介して第２電源に接続し、前記第２トランジスタのコ
   レクタをベースに接続し、前記第３トランジスタのコレ
   クタを出力電流！・を得る出力端に接続し、前記第６ト
   ランジスタのコレクタを第２電源に、前記電流源１゜の
   他端を第２電源にそれぞれ接続し、前記出力端に入力電
   流１１の平方に比例した出力電流Ｉ・を得る平方演算回
   路を構成してなることを特徴とする特許請求の範囲第１
   項記載のアナログ演算回路。
3. （３）　　コレクタが前記第２電源に、ベースが前記電
   流源Ｉｌ　と第１トランゾスタのコレクタとの相互接続
   点に、エミ、りが前記第１．第３トランジスタのベース
   相互接続点にそれぞれ＆［され、前記＠１．第３トラン
   ジスタのペース電流が前に入力電流１１に与える誤差を
   小さくすルヘース電流補償用のトランジスタＱｔｏ　ｔ
   　サラに具備することを特徴とする特許請求の範囲第２
   項記載のアナログ演算回路。
4. （４）前記第１トランジスタを出力電流１．を得る出力
   端に接続し、前記第２トランジスタのコレクタをペース
   に相互接続し、前記第３トランジスタのコレクタをそ０
   ペースに接続すると共に電流値１１の電流源■１を介し
   て館２電源に接続し、前記第６トランジスタのコレクタ
   及び前配電流源Ｉ、の他端をそれぞれ上記第２電源に接
   続し、上記出力端に入力電流Ｉ、、Ｉ。 の平方根に等しい出力電流工。を得る平方根演算回路を
   構成してなることを特徴とする特許請求の範口第１項記
   載のアナログ演算回路。
5. （５）前Ｅ［トランジスタのペース・コレクタを相互接
   続すると共に電流値１１の電流源１１を介してｗＸ２電
   源に接続し、前記館２トランジスタのコレクタをペース
   に接続し、前１第３トランジスタのコレクタを出力電流
   ■。を得る出力端に接続し、前記第６トランジスタのコ
   レクタ及び前記電流源！、の他端をそれぞれ第２電源に
   接続し、さらにコレクタが上記第２電源に、ペースが電
   流値工、の電流源Ｉｓを介して上Ｐ第２電源に、エミ、
   りが上記第１トランゾスタのエミ、り及び第２トランジ
   スタのコレクタにそれぞれ接続される第７トランジスタ
   と、コレクタが上記電流源■３及び上記第７トランジス
   タのペースに、ペースが上記第２トランジスタの４−ス
   Ｋ、工２．夕が前記第１電源にそれぞれ接続され、前記
   岨２トランジスタとでカレントミラー回路を形成する第
   ８トランジスタを設け、前記出力端に入力電流１１＋１
   １の積と入力電流ｒ、の商に比例する出力電流を得る稜
   間演算回路を構成してなることを特徴とする特許請求の
   範囲第１項記載のアナログ演算回路・