JPS5852751A - 実行命令順序制御方式 - Google Patents
実行命令順序制御方式Info
- Publication number
- JPS5852751A JPS5852751A JP56151055A JP15105581A JPS5852751A JP S5852751 A JPS5852751 A JP S5852751A JP 56151055 A JP56151055 A JP 56151055A JP 15105581 A JP15105581 A JP 15105581A JP S5852751 A JPS5852751 A JP S5852751A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- arithmetic processing
- stack
- pointer
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000008676 import Effects 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、並行動作可能な複数の演算処理部を有するデ
ータ処理装置における実行命令順序制御方式に関する。
ータ処理装置における実行命令順序制御方式に関する。
同時に並行動作可能な複数の演算処理部を有するデータ
処理装置においては、第１の演算処理部の処ｊｌ終了を
待たずに第２．第３・・・・・の演算処理部に逐次命令
を与えてデータの同時並行処理をさせるが、割込みが起
きた命令アドレスを正しく知るために各演算処理部の命
令の終了処理の順序は各演算処理部の開始駆動順とする
必要がある。本発明は、この終了処理順と開始順序とを
一致させ−る一方式を提案するものである。
処理装置においては、第１の演算処理部の処ｊｌ終了を
待たずに第２．第３・・・・・の演算処理部に逐次命令
を与えてデータの同時並行処理をさせるが、割込みが起
きた命令アドレスを正しく知るために各演算処理部の命
令の終了処理の順序は各演算処理部の開始駆動順とする
必要がある。本発明は、この終了処理順と開始順序とを
一致させ−る一方式を提案するものである。
第１図は本発明の実施例を示す。同時並行動作可能な複
数の演算処３！＃１１，１２・・・・・１ｍを有するデ
ータ処理装置に対する命令制御機構を複数の処理段階に
よりて表わすと、各演算処理部に実行開始の起動をかけ
る処理を行う段階１１同時並行動作が可能な複数の演算
処理部１１〜１ｎの実行から処理終了までを制御する段
階層、および倉演算処理部における実行終了後の命令に
対する管理を行う段階層となる。本発明ではか＼るデー
タ処ｆｆｉ装［にオペレージ璽ンスタック２０を設ける
。
数の演算処３！＃１１，１２・・・・・１ｍを有するデ
ータ処理装置に対する命令制御機構を複数の処理段階に
よりて表わすと、各演算処理部に実行開始の起動をかけ
る処理を行う段階１１同時並行動作が可能な複数の演算
処理部１１〜１ｎの実行から処理終了までを制御する段
階層、および倉演算処理部における実行終了後の命令に
対する管理を行う段階層となる。本発明ではか＼るデー
タ処ｆｆｉ装［にオペレージ璽ンスタック２０を設ける
。
起動待ち合せ部２５は演算処理部例えば１１に起動開始
を指示するとき該指示と共に当該処理部本例では１１の
識別子例えば該番号１１をスタック２０に書込む。書込
む位置はボイ／り２１が示す位置であｐｌこのポインタ
は識別子が１つ書込まれると１ステップ進む（矢印で示
す）。起動待ち合せ部２５が次の演算処理部例えば１ｍ
に起動開始を指示すると、それと同時に識別子１ｍをス
タックのポインタ２１が示す次のアドレスに書込む。
を指示するとき該指示と共に当該処理部本例では１１の
識別子例えば該番号１１をスタック２０に書込む。書込
む位置はボイ／り２１が示す位置であｐｌこのポインタ
は識別子が１つ書込まれると１ステップ進む（矢印で示
す）。起動待ち合せ部２５が次の演算処理部例えば１ｍ
に起動開始を指示すると、それと同時に識別子１ｍをス
タックのポインタ２１が示す次のアドレスに書込む。
こうしてスタック２０には演算処理部の識別子が起動開
始順にスタック２０に書込まれてゆく。
始順にスタック２０に書込まれてゆく。
スタック２０の読出しはポインタ２２が示す位置でなさ
れる。このポインタ２２はスタックニ書込まれた識別子
が１つ読出されると１ステップ進むが、その続出しが行
なわれる迄は同じ位置にとどまる。演算処理部が処理を
終わると終了管理部２４紘蚊処理部の命令を取込んで管
理するが、このときポインタ２２が示すスタック内識別
子をチェックし、それが処理終了演算処理部のそれであ
れば該取込みを行うが、そうでなければ取込みを行なわ
ず、待たせておく。やがてポインタ２２が指示する識別
子を持つ演算処理部が処理終了となれば、管理部２４は
その命令を受取り、この結果１ステップ進んだポインタ
２２が示す識別子が前記の演算処理部に対応するもので
あれば、該演算処理部の命令を受取る。こうして命令の
実行開始時における順序が終了管理部においても保証さ
れることになる。
れる。このポインタ２２はスタックニ書込まれた識別子
が１つ読出されると１ステップ進むが、その続出しが行
なわれる迄は同じ位置にとどまる。演算処理部が処理を
終わると終了管理部２４紘蚊処理部の命令を取込んで管
理するが、このときポインタ２２が示すスタック内識別
子をチェックし、それが処理終了演算処理部のそれであ
れば該取込みを行うが、そうでなければ取込みを行なわ
ず、待たせておく。やがてポインタ２２が指示する識別
子を持つ演算処理部が処理終了となれば、管理部２４は
その命令を受取り、この結果１ステップ進んだポインタ
２２が示す識別子が前記の演算処理部に対応するもので
あれば、該演算処理部の命令を受取る。こうして命令の
実行開始時における順序が終了管理部においても保証さ
れることになる。
第３図に前述の動作のタイムチャートを示す。
Ｓは実行開始、Ｅは実行終了を示し、添字１１゜１２・
・・・・・はどの演算処理部の何番目のそれであるかを
示す。本例では実行開始は演算処理部１１゜１２．１３
，１１ 、Ｉｎ、１２．Ｉｎ””の順で、また実行終了
は１２ ＝ １ ｉ ｐ Ｉ ｎ−１１，１５・・・・
・・の順で生じたとしている。演算処理部が実行開始す
る毎にスタックに識別子が書込まれ、ポインタ２１は１
つ進む。最初ポインタ２１がいるアドレスを０とすれば
Ｓｌｌ ｅ ８２１ ＃ ｓｓｔ・・・・・・の発生で
ポインタアドレスは１１次＋１され、アドレス１，２．
３・・・・・をとる。実行終了はＥ２１が最初であり、
続いてＥｉｌ ｍ Ｅｎｌが生じるが、このと色アドレ
スポインタ２２はアドレス０にいるので演算処理部１１
の識別子を続出しており、実行終了となった演算処理部
１２．１ｉ、１ｎの識別子とは異なるので、受付けない
。Ｅｌｌが発生すると始めて一致が得られ、管理部２４
は演算処理部１１の命令の終了処理を行なう。このとき
ポインタ２２は１ステップ進み、スタック２０から演算
処理部１２の識別子を続出す。該処理部１２は実行終了
信号Ｅｌｌを上げているから一致がとれ、管理部２４は
演算処理部１２の命令の終了処理を行なう０このときポ
インタ２２線再び１ステツプし、スタック２０から演算
処理部１６の識別子を絖出す。スタックポインタの歩進
はクロックＣＬＫと同期して行なわれ、本例で紘スタッ
クポインタ２２が２ステツプしたときちょうど処理部１
５の実行終了信号Ｅ３１が上っているので、管理部は直
ちにその終了処理を行なうことができる。こ＼でポイン
タ２２は再びステップし、処理部１１．Ｉｎの終了処理
を行なう。以下これに準する。
・・・・・はどの演算処理部の何番目のそれであるかを
示す。本例では実行開始は演算処理部１１゜１２．１３
，１１ 、Ｉｎ、１２．Ｉｎ””の順で、また実行終了
は１２ ＝ １ ｉ ｐ Ｉ ｎ−１１，１５・・・・
・・の順で生じたとしている。演算処理部が実行開始す
る毎にスタックに識別子が書込まれ、ポインタ２１は１
つ進む。最初ポインタ２１がいるアドレスを０とすれば
Ｓｌｌ ｅ ８２１ ＃ ｓｓｔ・・・・・・の発生で
ポインタアドレスは１１次＋１され、アドレス１，２．
３・・・・・をとる。実行終了はＥ２１が最初であり、
続いてＥｉｌ ｍ Ｅｎｌが生じるが、このと色アドレ
スポインタ２２はアドレス０にいるので演算処理部１１
の識別子を続出しており、実行終了となった演算処理部
１２．１ｉ、１ｎの識別子とは異なるので、受付けない
。Ｅｌｌが発生すると始めて一致が得られ、管理部２４
は演算処理部１１の命令の終了処理を行なう。このとき
ポインタ２２は１ステップ進み、スタック２０から演算
処理部１２の識別子を続出す。該処理部１２は実行終了
信号Ｅｌｌを上げているから一致がとれ、管理部２４は
演算処理部１２の命令の終了処理を行なう０このときポ
インタ２２線再び１ステツプし、スタック２０から演算
処理部１６の識別子を絖出す。スタックポインタの歩進
はクロックＣＬＫと同期して行なわれ、本例で紘スタッ
クポインタ２２が２ステツプしたときちょうど処理部１
５の実行終了信号Ｅ３１が上っているので、管理部は直
ちにその終了処理を行なうことができる。こ＼でポイン
タ２２は再びステップし、処理部１１．Ｉｎの終了処理
を行なう。以下これに準する。
本例のように最初に実行開始した演算処理部の処理が長
びいて、後から実行開始した演算処ｆｆｉ部の処理が早
く終了すると、多数の終了処理待ちが発生し、最初に起
動した演算処理部の実行が終了するときそれらがクロッ
ク周期τの間隔で連続して終了処理されることになる。
びいて、後から実行開始した演算処ｆｆｉ部の処理が早
く終了すると、多数の終了処理待ちが発生し、最初に起
動した演算処理部の実行が終了するときそれらがクロッ
ク周期τの間隔で連続して終了処理されることになる。
演算処理部が処理終了してもその演算命令を終了管理部
２４が受取らないと、演算処理部は次の命令を実行する
ことができない。これを避けるにはバッファを設けて処
理終了の演算命令は該バッファで一時保管するとよい。
２４が受取らないと、演算処理部は次の命令を実行する
ことができない。これを避けるにはバッファを設けて処
理終了の演算命令は該バッファで一時保管するとよい。
＠２図はアクセスパイプにバッファを設けた例を示す。
パイプライン方式によるデータ地理装置においては（第
１図の演算処理部１１〜１ｍもパイプライン方式のもの
）、記憶装置に格能されたデータに対するアクセスにつ
いての命令の処理は、処理データの量、アクセス時の競
合の有無などにより、アクセスパイプにおける処理実行
開始から終了までの時間は一足でない。従ってアクセス
パイプが複数存在する場合は各パイプに起動がかけられ
た順序と処理終了の順序は必らずしも一致しないが、ｑ
Ｕ述のように終了管理は起動がかけられた順序とする必
要がある。終了管理を起動順とするには簡単には、早く
終ったパイプラインは終了管理順番が来るまで休止させ
ればよいが、これでは資源の有効利用が図れない。複数
のアクセスパイプの常時並行動作を可能としかつ命令の
終了管理における順序を保証するには第２図のようにす
るのが有効である。
１図の演算処理部１１〜１ｍもパイプライン方式のもの
）、記憶装置に格能されたデータに対するアクセスにつ
いての命令の処理は、処理データの量、アクセス時の競
合の有無などにより、アクセスパイプにおける処理実行
開始から終了までの時間は一足でない。従ってアクセス
パイプが複数存在する場合は各パイプに起動がかけられ
た順序と処理終了の順序は必らずしも一致しないが、ｑ
Ｕ述のように終了管理は起動がかけられた順序とする必
要がある。終了管理を起動順とするには簡単には、早く
終ったパイプラインは終了管理順番が来るまで休止させ
ればよいが、これでは資源の有効利用が図れない。複数
のアクセスパイプの常時並行動作を可能としかつ命令の
終了管理における順序を保証するには第２図のようにす
るのが有効である。
第２図はパイプライン方式のデータ処理装置のうち記憶
装置上のデータにアクセスする命令即ちロード／ストア
命令に対する処理段階及び命令制御機構を示す。Ｉは各
パイプライン（アクセスパイプライン） ＰＬ６ 、
ＰＬＩ 、 ＰＬＩ・・・・・に対する起動待ち合せ段
階であり、全パイプラインに対する命令の実行開始を制
御する。１．ｌａｌ、■は記憶−獣上のデータに対する
アクセス命令のうち、実行から処理終了までの諸段階即
ちオペランドの読出し、結果オペランドへの書込み、終
了段階である。Ｖは、全パイプツインの命令に対する実
行終了後の処理を行なう段階である。段階■において各
アクセスパイプ毎に、複数個のバッファＢＰを設ける。
装置上のデータにアクセスする命令即ちロード／ストア
命令に対する処理段階及び命令制御機構を示す。Ｉは各
パイプライン（アクセスパイプライン） ＰＬ６ 、
ＰＬＩ 、 ＰＬＩ・・・・・に対する起動待ち合せ段
階であり、全パイプラインに対する命令の実行開始を制
御する。１．ｌａｌ、■は記憶−獣上のデータに対する
アクセス命令のうち、実行から処理終了までの諸段階即
ちオペランドの読出し、結果オペランドへの書込み、終
了段階である。Ｖは、全パイプツインの命令に対する実
行終了後の処理を行なう段階である。段階■において各
アクセスパイプ毎に、複数個のバッファＢＰを設ける。
このようにすると、他のアクセスパイプが先に駆動され
かつ当チクセスパイプが先に処理終了した場合でも、当
アクセスパイプの命令はバッファＢＦＫ格納して他アク
セスパイプの処理終了まで保管し１．当ケクセスバイプ
それ自身は次の命令を受けてその処理を行なうこと−が
できる。こうしてアクセスパイプに駆動がかけられた順
序を終了管理段階Ｖにおいて保証することができ、かつ
資源の有効利用を図ることができる。
かつ当チクセスパイプが先に処理終了した場合でも、当
アクセスパイプの命令はバッファＢＦＫ格納して他アク
セスパイプの処理終了まで保管し１．当ケクセスバイプ
それ自身は次の命令を受けてその処理を行なうこと−が
できる。こうしてアクセスパイプに駆動がかけられた順
序を終了管理段階Ｖにおいて保証することができ、かつ
資源の有効利用を図ることができる。
バッファＢＦに蓄える情報は、終了段階ｙにおいて有す
る情報のうち、終了管理段階Ｖにおいて必要とする少な
くともプログラム割込み情報を含む情報のみでよい。ま
た該バッファに対するスタックの方法は、先入れ先出し
くＦＩＦＯ）法であればよい。終了管理段階Ｖでは全ア
クセスパイプの段階■およびそのバッファの中から必要
情報を取込む。この方式により、順序性の保証に必要な
回路等の装置の減量が計られる。
る情報のうち、終了管理段階Ｖにおいて必要とする少な
くともプログラム割込み情報を含む情報のみでよい。ま
た該バッファに対するスタックの方法は、先入れ先出し
くＦＩＦＯ）法であればよい。終了管理段階Ｖでは全ア
クセスパイプの段階■およびそのバッファの中から必要
情報を取込む。この方式により、順序性の保証に必要な
回路等の装置の減量が計られる。
パイプライン方式によるデータ処理装置は第４図に示す
ように記憶装置６１、その制御部３２、アクセス処理部
６３、ベクトルレジスタ６４、演算処理部６５、命令大
行制御部３６よりなる。アクセス処理部５６および演算
処理部５５は各々複数のパイプ２インからな９、命令実
行制御部６６によって制御される。アクセス系の命令の
実行においてアクセス処理部６５によシ記憶装置制御部
６２を通じて記憶装置６１上のデータをベクトルレジス
タ６４上にロードし、あるいは咳レジスタ上のデータを
記憶装置中にストアする。演算処理部３５は第１図の１
１〜１ｍに相当するもので、加算、乗算、減算等の実行
に際して必要となるデータ金ベクトルレジスタ３４よシ
得る。バッファＢＦ付き終了段階Ｉ１０要部詳細を第５
図に示す。
ように記憶装置６１、その制御部３２、アクセス処理部
６３、ベクトルレジスタ６４、演算処理部６５、命令大
行制御部３６よりなる。アクセス処理部５６および演算
処理部５５は各々複数のパイプ２インからな９、命令実
行制御部６６によって制御される。アクセス系の命令の
実行においてアクセス処理部６５によシ記憶装置制御部
６２を通じて記憶装置６１上のデータをベクトルレジス
タ６４上にロードし、あるいは咳レジスタ上のデータを
記憶装置中にストアする。演算処理部３５は第１図の１
１〜１ｍに相当するもので、加算、乗算、減算等の実行
に際して必要となるデータ金ベクトルレジスタ３４よシ
得る。バッファＢＦ付き終了段階Ｉ１０要部詳細を第５
図に示す。
Ｅ、〜Ｅｎは第２図では終了段階Ｋに相当するアクセス
命令実行終ｒ処理回路、ＢＦＩＩ ｔ ＢＦＩＩ・・・
・・・は第２図のＢＦに相当するバッファである。図示
のようにバッファは各パイプラインＰＬｏ、ＰＬ、。
命令実行終ｒ処理回路、ＢＦＩＩ ｔ ＢＦＩＩ・・・
・・・は第２図のＢＦに相当するバッファである。図示
のようにバッファは各パイプラインＰＬｏ、ＰＬ、。
ＰＬ、・・・・・・にそれぞれ複数個設けられる。各パ
イプラインに設けられるバッファの数ｍは大なる程よい
が、スペース、コストなどから当然制約を受ける。
イプラインに設けられるバッファの数ｍは大なる程よい
が、スペース、コストなどから当然制約を受ける。
第６図は複数のパイプラインを備えるアクセス処ｆｆｉ
部６５に対する命令実行制御方式における命令実行の順
序性に関するタイムチャートを示す。
部６５に対する命令実行制御方式における命令実行の順
序性に関するタイムチャートを示す。
本例ではパイプラインＰＬｅにおいて最も早く命令の実
行が開始され（８１１）、その後パイプラインＰＬＩ、
ＰＬ２・・・・・・が逐次実行開始され、そしてパイプ
ラインＰ Ｌ １−Ｐ Ｌ ｎの処理所要時間は短いの
にパイプラインＰＬ・のそれは相当に長い、としている
。このようなケースにおいて、終了処理は実行開始順と
しかつバッファはないとするとＥｌｌの発生まで、８２
２ ｐ ｓｓ＊ ｊ ｓｌ＝ ｓ ８ｎ２ ”””は発
生゛不可、待機となる。本例のようにバッファを設け、
処理終了側に取出せるよ°うにしてあれば、終了処理不
可能、待機、になることはなく、処理終了したパイプラ
インは直ちに次の命令の実行に入ることができる。
行が開始され（８１１）、その後パイプラインＰＬＩ、
ＰＬ２・・・・・・が逐次実行開始され、そしてパイプ
ラインＰ Ｌ １−Ｐ Ｌ ｎの処理所要時間は短いの
にパイプラインＰＬ・のそれは相当に長い、としている
。このようなケースにおいて、終了処理は実行開始順と
しかつバッファはないとするとＥｌｌの発生まで、８２
２ ｐ ｓｓ＊ ｊ ｓｌ＝ ｓ ８ｎ２ ”””は発
生゛不可、待機となる。本例のようにバッファを設け、
処理終了側に取出せるよ°うにしてあれば、終了処理不
可能、待機、になることはなく、処理終了したパイプラ
インは直ちに次の命令の実行に入ることができる。
以上説明したように本発明によれば簡単な手段で処理開
始順序を終了管理段階で確保でき、甚だ有効である。
始順序を終了管理段階で確保でき、甚だ有効である。
第１図は本発明の実施例を示すブロック図、第２図はパ
イプラインにバッファを設けた例を示すブロック図、第
６図は第１図の動作説明用タイムチャート、第４図はパ
イプライン方式のデータ処理装置の構成を示すブロック
図、第５図は第４図の一部の詳細を示すブロック図、ｊ
Ｉ６図は第５図の動作説明用のタイムチャートである。 図面で１１〜１ｎは演算処理部、２０はオペレージ曹ン
スタック、２４は終了管理部である。 出願人 富士通株式会社 代理人弁理士 實 柳 稔 第 第１図 第２図 Ｉｎ ｕ ■ ７
３図
イプラインにバッファを設けた例を示すブロック図、第
６図は第１図の動作説明用タイムチャート、第４図はパ
イプライン方式のデータ処理装置の構成を示すブロック
図、第５図は第４図の一部の詳細を示すブロック図、ｊ
Ｉ６図は第５図の動作説明用のタイムチャートである。 図面で１１〜１ｎは演算処理部、２０はオペレージ曹ン
スタック、２４は終了管理部である。 出願人 富士通株式会社 代理人弁理士 實 柳 稔 第 第１図 第２図 Ｉｎ ｕ ■ ７
３図
Claims (1)
- 同時並行動作可能な複数の演算処理部を有するデータ処
理装置における実行命令順序制御方式において、オペ゛
レーションスタックを設けて、各演算処理部に処理開始
の駆動をかけると同時に当該演算処理部の識別子を前記
スタックに書込み、こうして起動順に並ぶ識別子の列を
該スタックに作り、該識別子の絖出しは沓込み順とし、
終了管理部では該スタックから読出される識別子に対応
する演算処理部が処理終了となったときその終了管理を
行ないかつ該スタックの読出しアドレスを１つ進めるこ
と′を特徴とする実行命令順序制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151055A JPS5852751A (ja) | 1981-09-24 | 1981-09-24 | 実行命令順序制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151055A JPS5852751A (ja) | 1981-09-24 | 1981-09-24 | 実行命令順序制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852751A true JPS5852751A (ja) | 1983-03-29 |
Family
ID=15510304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151055A Pending JPS5852751A (ja) | 1981-09-24 | 1981-09-24 | 実行命令順序制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102644A (ja) * | 1987-09-30 | 1989-04-20 | Internatl Business Mach Corp <Ibm> | パイプライン式処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd | |
| JPS53108254A (en) * | 1977-03-02 | 1978-09-20 | Nec Corp | Information processor |
-
1981
- 1981-09-24 JP JP56151055A patent/JPS5852751A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd | |
| JPS53108254A (en) * | 1977-03-02 | 1978-09-20 | Nec Corp | Information processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102644A (ja) * | 1987-09-30 | 1989-04-20 | Internatl Business Mach Corp <Ibm> | パイプライン式処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131502B2 (ja) | ||
| JPS6028015B2 (ja) | 情報処理装置 | |
| JP3556246B2 (ja) | パイプラインプロセッサにおける割込み処理のための装置 | |
| JP2531760B2 (ja) | ベクトル処理装置 | |
| JPS63317828A (ja) | マイクロコ−ド読み出し制御方式 | |
| JPS5852751A (ja) | 実行命令順序制御方式 | |
| JP4497445B2 (ja) | 単一のプロセッサを使用してのオーバーラップするグラフィックス・データの収集および伝送のための方法、システムおよびコンピュータ・プログラム製品 | |
| JPS58105355A (ja) | 命令実行制御方式 | |
| JPS60118977A (ja) | パイプライン制御方式 | |
| JPS6120893B2 (ja) | ||
| JPS6057436A (ja) | 演算処理装置 | |
| JPS6343783B2 (ja) | ||
| JPS6343782B2 (ja) | ||
| JPH0412502B2 (ja) | ||
| JPH0342721A (ja) | 情報処理装置 | |
| JPH0269825A (ja) | パイプライン制御方式 | |
| WO2023129236A1 (en) | Issuing instructions on a vector processor | |
| JPS62143176A (ja) | ベクトルレジスタアクセス制御方式 | |
| JPH02197961A (ja) | 情報処理装置 | |
| JPH023822A (ja) | データ処理装置 | |
| JPS63216172A (ja) | 命令発信制御方式 | |
| JPH07129397A (ja) | データ処理装置及びデータ処理システム | |
| JPH02148328A (ja) | オペランドデータ先取り方式 | |
| JPH03127160A (ja) | データ処理装置 | |
| JPH03259340A (ja) | データ処理装置 |