JPH03127160A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03127160A JPH03127160A JP26700189A JP26700189A JPH03127160A JP H03127160 A JPH03127160 A JP H03127160A JP 26700189 A JP26700189 A JP 26700189A JP 26700189 A JP26700189 A JP 26700189A JP H03127160 A JPH03127160 A JP H03127160A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- instruction
- bus cycle
- dummy
- recovery time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 abstract description 30
- 238000010586 diagram Methods 0.000 description 8
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バスサイクルにより外部デバイスとデータ
の受け渡しを行うデータ処理装置に関するものである。
の受け渡しを行うデータ処理装置に関するものである。
(従来の技術)
バスサイクルにより外部デバイスとのデータとのデータ
の受け渡しを行うデータ処理装置において、リカバリ時
間(1回目のアクセスから2回百のアクセスまでの間に
必要なデバイスセットアツプ時間)を必要とする外部デ
バイスを連続してアクセスする場合には、ソフトウェア
によってダミー時間を稼ぐことによってリカバリ時間を
満足するといった手法が採用されている。
の受け渡しを行うデータ処理装置において、リカバリ時
間(1回目のアクセスから2回百のアクセスまでの間に
必要なデバイスセットアツプ時間)を必要とする外部デ
バイスを連続してアクセスする場合には、ソフトウェア
によってダミー時間を稼ぐことによってリカバリ時間を
満足するといった手法が採用されている。
第5図は、従来のデータ処理装置の構成を示すブロック
図であり、11はデータ処理装置、12は命令データ取
込み手段で、実行すべき命令を取り込む。13は命令デ
コード手段で、命令データ取込み手段12により取り込
まれた命令を解読する。14は命令実行手段で、命令デ
コード手段13により解読された命令を実行し、データ
バス16を介して処理されたデータを外部デバイスに送
出する。15はバス制御部で、命令データ取込み手段1
2.命令デコード手段13.命令実行手段14によるバ
スサイクルを制御する。
図であり、11はデータ処理装置、12は命令データ取
込み手段で、実行すべき命令を取り込む。13は命令デ
コード手段で、命令データ取込み手段12により取り込
まれた命令を解読する。14は命令実行手段で、命令デ
コード手段13により解読された命令を実行し、データ
バス16を介して処理されたデータを外部デバイスに送
出する。15はバス制御部で、命令データ取込み手段1
2.命令デコード手段13.命令実行手段14によるバ
スサイクルを制御する。
このように構成されたデータ処理装置11において、外
部に処理すべき命令がある場合に、データ処理装置11
は、先ず実行すべき命令を命令デ−タ取込み手段12に
取り込んで、次にどのように実行すればよいのかを命令
データデコード手段13により判断して、最後に命令実
行手段14によって命令を実際に実行することにより、
1つの命令が完了する。具体的には、第6図を参照しな
がら命令実行サイクルについて詳細に説明する。
部に処理すべき命令がある場合に、データ処理装置11
は、先ず実行すべき命令を命令デ−タ取込み手段12に
取り込んで、次にどのように実行すればよいのかを命令
データデコード手段13により判断して、最後に命令実
行手段14によって命令を実際に実行することにより、
1つの命令が完了する。具体的には、第6図を参照しな
がら命令実行サイクルについて詳細に説明する。
第6図は、第5図に示したデータ処理装置11の命令実
行サイクルを説明するバスサイクル図であり、A1はデ
バイスPをアクセスするための命令Aに対する命令取り
込みバスサイクルを示し、A2は同じく命令Aに対する
命令実行バスサイクルを示し、B1はデバイスPをアク
セスするための命令Bに対する命令取り込みバスサイク
ルを示し、B2は同じく命令Bに対する命令実行バスサ
イクルを示す。
行サイクルを説明するバスサイクル図であり、A1はデ
バイスPをアクセスするための命令Aに対する命令取り
込みバスサイクルを示し、A2は同じく命令Aに対する
命令実行バスサイクルを示し、B1はデバイスPをアク
セスするための命令Bに対する命令取り込みバスサイク
ルを示し、B2は同じく命令Bに対する命令実行バスサ
イクルを示す。
qはリカバリ時間を示し、命令実行バスサイクルA2終
了後、挿入されたダミー処理用の命令りによる命令取込
みバスサイクルD1終了までの時間に対応する。
了後、挿入されたダミー処理用の命令りによる命令取込
みバスサイクルD1終了までの時間に対応する。
以下、リカバリ時間qを必要とするデバイスを連続して
アクセスするような複数の命令を実行する際の処理動作
について説明する。
アクセスするような複数の命令を実行する際の処理動作
について説明する。
命令Aと命令Bがいずれもリカバリ時間qが規定されて
いるデバイスPをアクセスする命令であるとすると、命
令Aの命令実行バスサイクルA2の終了後はリカバリ時
間q以降に改めて命令実行バスサイクルB2を起動する
ことが可能となる。
いるデバイスPをアクセスする命令であるとすると、命
令Aの命令実行バスサイクルA2の終了後はリカバリ時
間q以降に改めて命令実行バスサイクルB2を起動する
ことが可能となる。
ところが、命令Aと命令Bが連続していたとすると、リ
カバリ時間qを満足できない。従って、これを満足する
ためにダミー処理用の命令りによる命令取り込みバスサ
イクルD1を挿入することで、リカバリ時間qを満たす
といったfi理手順でデータ処理を実行している。
カバリ時間qを満足できない。従って、これを満足する
ためにダミー処理用の命令りによる命令取り込みバスサ
イクルD1を挿入することで、リカバリ時間qを満たす
といったfi理手順でデータ処理を実行している。
なお、命令りはバスサイクルを起動しない命令である。
以上のように、従来のデータ処理装置において、リカバ
リ時間qをもつデバイスPに対する連続した命令実行の
際、リカバリ時間qを満足するためにソフトウェアによ
ってダミー処理用の命令りを必ず挿入しなければならず
、データ処理効率が著しく低下する問題点があった。
リ時間qをもつデバイスPに対する連続した命令実行の
際、リカバリ時間qを満足するためにソフトウェアによ
ってダミー処理用の命令りを必ず挿入しなければならず
、データ処理効率が著しく低下する問題点があった。
この発明は、上記の問題点を解決するためになされたも
ので、連続したバスサイクル間にバスサイクルを起動し
ないようにダミーステートをバスサイクル長に応じて挿
入することにより、プログラムサイズを増大させること
なく、リカバリ時間を持つデバイスに対する連続アクセ
スが連続命令の実行によって可能となるとともに、必要
な実行ソフトウェアのみですべてデータ処理を行うこと
が可能となるデータ処理装置を得ることを目的とする。
ので、連続したバスサイクル間にバスサイクルを起動し
ないようにダミーステートをバスサイクル長に応じて挿
入することにより、プログラムサイズを増大させること
なく、リカバリ時間を持つデバイスに対する連続アクセ
スが連続命令の実行によって可能となるとともに、必要
な実行ソフトウェアのみですべてデータ処理を行うこと
が可能となるデータ処理装置を得ることを目的とする。
この発明に係るデータ処理装置は、連続したバスサイク
ル間に挿入する異なるダミーステートを複数記憶するレ
ジスタと、このレジスタがイネーブル信号によって有効
となっているときレジスタに記憶された各ダミーステー
トをバスサイクル長に応じて選択してバスサイクル間に
挿入するバス制御部とを設けたものである。
ル間に挿入する異なるダミーステートを複数記憶するレ
ジスタと、このレジスタがイネーブル信号によって有効
となっているときレジスタに記憶された各ダミーステー
トをバスサイクル長に応じて選択してバスサイクル間に
挿入するバス制御部とを設けたものである。
この発明においては、バスサイクルの起動によって外部
デバイスのアクセスが行われ、複数の命令が外部に存在
する場合は、バスサイクルが連続して起動され、リカバ
リ時間をもつデバイスに対するアクセス用の命令が連続
していると、バス制御部がレジスタに記憶されたバスサ
イクル長に応じたダく一ステートを選択し、選択した1
つのダミーステートをバスサイクル間に挿入し、ダミー
ステートに続いて連続する命令のバスサイクルを実行す
る。
デバイスのアクセスが行われ、複数の命令が外部に存在
する場合は、バスサイクルが連続して起動され、リカバ
リ時間をもつデバイスに対するアクセス用の命令が連続
していると、バス制御部がレジスタに記憶されたバスサ
イクル長に応じたダく一ステートを選択し、選択した1
つのダミーステートをバスサイクル間に挿入し、ダミー
ステートに続いて連続する命令のバスサイクルを実行す
る。
第1図はこの発明の一実施例のデータ処理装置の構成を
示すブロック図であり、第5図と同一のものには同じ符
号を付しである。
示すブロック図であり、第5図と同一のものには同じ符
号を付しである。
図において、178〜17nはこの発明のダよ一ステー
ト記憶手段を構成するレジスタで、バスサイクル終了後
に挿入するダミーステート数(バスクロックで動作する
データ処理装置におけるバスクロック数)をセットする
。18はイネーブル信号で、レジスタ17a〜17nを
有効、すなわち、唯一選択されたダミーステート挿入用
レジスタからの出力をバス制御部に対して有効にするか
どうかを決定する。
ト記憶手段を構成するレジスタで、バスサイクル終了後
に挿入するダミーステート数(バスクロックで動作する
データ処理装置におけるバスクロック数)をセットする
。18はイネーブル信号で、レジスタ17a〜17nを
有効、すなわち、唯一選択されたダミーステート挿入用
レジスタからの出力をバス制御部に対して有効にするか
どうかを決定する。
19a〜19nはバスサイクル時間に対応した唯一の信
号となるバスサイクル長認識信号で、バスサイクル長に
応じてバス制御部15から上記レジスタ17a〜17n
に送出され、上記レジスタ17a〜17nの1つが選択
され、バスサイクル終了後に選択されたダミーステート
をバス制御部15が実行した命令のリカバリ時間を満足
するダミーステートを挿入する。
号となるバスサイクル長認識信号で、バスサイクル長に
応じてバス制御部15から上記レジスタ17a〜17n
に送出され、上記レジスタ17a〜17nの1つが選択
され、バスサイクル終了後に選択されたダミーステート
をバス制御部15が実行した命令のリカバリ時間を満足
するダミーステートを挿入する。
このように構成されたデータ処理装置において、バスサ
イクルの起動によって外部デバイスのアクセスが行われ
、複数の命令が外部に存在する場合は、バスサイクルが
連続して起動され、リカバリ時間をもつデバイスに対す
るアクセス用の命令が連続していると、ダよ−ステート
挿入手段を構成するバス制御部15がレジスタ17a〜
17nに記憶された1つのダミーステート(それぞれ異
なるダミーステート時間がセットされる)をバスサイク
ル長に応じて、すなわち入力されるバスサイクル長認識
信号1.9a〜19nにより選択し、選択した1つのダ
く−ステートをバスサイクル間に挿入し、ダミーステー
トに続いて連続する命令のバスサイクルを実行する。
イクルの起動によって外部デバイスのアクセスが行われ
、複数の命令が外部に存在する場合は、バスサイクルが
連続して起動され、リカバリ時間をもつデバイスに対す
るアクセス用の命令が連続していると、ダよ−ステート
挿入手段を構成するバス制御部15がレジスタ17a〜
17nに記憶された1つのダミーステート(それぞれ異
なるダミーステート時間がセットされる)をバスサイク
ル長に応じて、すなわち入力されるバスサイクル長認識
信号1.9a〜19nにより選択し、選択した1つのダ
く−ステートをバスサイクル間に挿入し、ダミーステー
トに続いて連続する命令のバスサイクルを実行する。
次に、第2図、第3図を参照しながら第1図の動作につ
いて説明する。
いて説明する。
第2図、第3図は、第1図に示したデータ処理装置の動
作を説明するバスサイクル図である。
作を説明するバスサイクル図である。
これらの図において、A1はデバイスP1をアクセスす
る命令Aの命令取り込みバスサイクルを示し、A2はデ
バイスP1をアクセスする命令Aの命令実行バスサイク
ルを示し、B1はデバイスP、をアクセスする命令Bの
命令取り込みサイクルを示し、B2はデバイスP、をア
クセスする命令Bの命令実行バスサイクルを示し、ql
はデバイスPiのリカバリ時間を示し、rlはダミース
テート挿入用のレジスタ17a〜17nによるダミース
テート時間を示す。
る命令Aの命令取り込みバスサイクルを示し、A2はデ
バイスP1をアクセスする命令Aの命令実行バスサイク
ルを示し、B1はデバイスP、をアクセスする命令Bの
命令取り込みサイクルを示し、B2はデバイスP、をア
クセスする命令Bの命令実行バスサイクルを示し、ql
はデバイスPiのリカバリ時間を示し、rlはダミース
テート挿入用のレジスタ17a〜17nによるダミース
テート時間を示す。
C1はデバイスP2をアクセスする命令Cの命令取り込
みバスサイクルを示し、C2はデバイスP2をアクセス
する命令Cの命令実行バスサイクル、C3はデバイスP
2をアクセスする命令Cの命令Cの命令実行バスサイク
ルを示し、q2はデバイスP2のリカバリ時間を示し、
r2はダく一ステート挿入用のレジスタ17a〜17n
によるダミーステート時間を示す。
みバスサイクルを示し、C2はデバイスP2をアクセス
する命令Cの命令実行バスサイクル、C3はデバイスP
2をアクセスする命令Cの命令Cの命令実行バスサイク
ルを示し、q2はデバイスP2のリカバリ時間を示し、
r2はダく一ステート挿入用のレジスタ17a〜17n
によるダミーステート時間を示す。
データ処理装置11の外部に処理すべき命令がある場合
、先ず実行すべき命令を命令取り込み手段12に取り込
んで、次にどのように実行すれば良いかを命令デコード
手段13により解析9判断して、最後に命令実行手段1
4により命令を実際に実行することにより、1つの命令
が終了完了する。命令データ取込み手段12.命令デコ
ード手段13.命令実行手段14はすべてバス制御部1
5の管理下で動作処理を行う。
、先ず実行すべき命令を命令取り込み手段12に取り込
んで、次にどのように実行すれば良いかを命令デコード
手段13により解析9判断して、最後に命令実行手段1
4により命令を実際に実行することにより、1つの命令
が終了完了する。命令データ取込み手段12.命令デコ
ード手段13.命令実行手段14はすべてバス制御部1
5の管理下で動作処理を行う。
また、外部デバイスに対するアクセスは外部に対する実
行が存在する場合には、命令実行段階において行われ、
つまりバスサイクルの起動にょって外部デバイスのアク
セスが行われる。複数の命令が外部に存在する場合には
、バスサイクルが連続して起動され、複数の命令が実行
されていく。
行が存在する場合には、命令実行段階において行われ、
つまりバスサイクルの起動にょって外部デバイスのアク
セスが行われる。複数の命令が外部に存在する場合には
、バスサイクルが連続して起動され、複数の命令が実行
されていく。
この時、第2図に示すようにリカバリ時間q1をもつデ
バイスP1に対するアクセス用の命令が連続していると
すると、先ず、デバイスP1へのアクセスがバスサイク
ルA2で行われ、その後デバイスP1のリカバリ時間q
1以降に次のアクセスとなるバスサイクルB2が起動さ
れるようにあらかじめレジスタ17aに対してダく−ス
テート時間r、をセットしておく。また、デバイスP1
に対するアクセスのためバスサイクル長に対応してバス
サイクル長認識信号19a〜19nのうち、バスサイク
ル長認識信号19aがアクティブとなるようにしておけ
ば、デバイスP、のアクセス時にのみイネーブル信号1
8をアクティブにして、デバイスPIを連続した命令に
よる連続したアクセスで実行できるようになる。
バイスP1に対するアクセス用の命令が連続していると
すると、先ず、デバイスP1へのアクセスがバスサイク
ルA2で行われ、その後デバイスP1のリカバリ時間q
1以降に次のアクセスとなるバスサイクルB2が起動さ
れるようにあらかじめレジスタ17aに対してダく−ス
テート時間r、をセットしておく。また、デバイスP1
に対するアクセスのためバスサイクル長に対応してバス
サイクル長認識信号19a〜19nのうち、バスサイク
ル長認識信号19aがアクティブとなるようにしておけ
ば、デバイスP、のアクセス時にのみイネーブル信号1
8をアクティブにして、デバイスPIを連続した命令に
よる連続したアクセスで実行できるようになる。
また、第3図に示すように、1つの命令で複数回デバイ
スP2をアクセスする場合にでも、同様に命令実行バス
サイクルC2以降にバス制御部15がダ稟ステートを挿
入し、連続する命令実行バスサイクルC3を開始するこ
とが可能となる。
スP2をアクセスする場合にでも、同様に命令実行バス
サイクルC2以降にバス制御部15がダ稟ステートを挿
入し、連続する命令実行バスサイクルC3を開始するこ
とが可能となる。
なお、上記実施例では、ダミーステート数をレジスタ1
7a〜17nにセットしておいて、1つのデバイスにア
クセスした場合にのみリカバリ時間が保持される場合を
例にとって説明したが、この発明はこれに限定されるも
のではなく、複数のレジスタを使用して、各々がバスサ
イクルの長さに準じて、セットされた1つのレジスタの
ダミステート数が有効となるような構成をとれば、リカ
バリ時間をもつ複数のデバイスがアクセス対象可能とな
る。
7a〜17nにセットしておいて、1つのデバイスにア
クセスした場合にのみリカバリ時間が保持される場合を
例にとって説明したが、この発明はこれに限定されるも
のではなく、複数のレジスタを使用して、各々がバスサ
イクルの長さに準じて、セットされた1つのレジスタの
ダミステート数が有効となるような構成をとれば、リカ
バリ時間をもつ複数のデバイスがアクセス対象可能とな
る。
このように、バスサイクル長の異なるアクセスによる複
数のリカバリ時間をもつデバイスに対して、入力される
バスサイクル長認識信号19a〜19nに応じてダミー
ステートが挿入可能となり、ソフトウェアによるダミー
ステート処理が不要となる。
数のリカバリ時間をもつデバイスに対して、入力される
バスサイクル長認識信号19a〜19nに応じてダミー
ステートが挿入可能となり、ソフトウェアによるダミー
ステート処理が不要となる。
次に、第4図を参照しながら、この発明に係るデータ処
理装置におけるダミーステート処理動作について説明す
る。
理装置におけるダミーステート処理動作について説明す
る。
第4図はこの発明に係るデータ処理装置におけるダミー
ステート処理手順の一例を説明するフローチャートであ
る。なお、(1)〜 (5)は各ステップを示す。
ステート処理手順の一例を説明するフローチャートであ
る。なお、(1)〜 (5)は各ステップを示す。
また、システムとしては、デバイスP1〜Pnとし、各
デバイスPl””Pnに対するバスサイクル時間がT1
〜Tnとし、各デバイス名P1〜Pnに対するリカバリ
時間がq1〜qnと規定されているものとする。
デバイスPl””Pnに対するバスサイクル時間がT1
〜Tnとし、各デバイス名P1〜Pnに対するリカバリ
時間がq1〜qnと規定されているものとする。
まず、バスサイクル時間T、xTnに対応するダミース
テート挿入用のレジスタ17a〜17nにリカバリ時間
q1〜qnを満足するダく一ステート数をセットする初
期化処理を実行する (1)。
テート挿入用のレジスタ17a〜17nにリカバリ時間
q1〜qnを満足するダく一ステート数をセットする初
期化処理を実行する (1)。
なお、バスサイクル時間およびダミーステート時間は、
一般にバスクロックで動作するデータ処理装置において
、バスクロックの整数倍であるので、例えばバスサイク
ル時間T、がバスクロックの5倍とすると、5バスクロ
ツクに対応するダミーステート挿入用のレジスタ17a
に「5」がセットされることになる。ただし、5バスク
ロツクは、リカバリ時間q1より大きいものでなければ
ならない。また、イネーブル信号18はデバイスP1〜
Pnがアクセスされる時のみ、有効となるように外部で
調整しておく必要がある。
一般にバスクロックで動作するデータ処理装置において
、バスクロックの整数倍であるので、例えばバスサイク
ル時間T、がバスクロックの5倍とすると、5バスクロ
ツクに対応するダミーステート挿入用のレジスタ17a
に「5」がセットされることになる。ただし、5バスク
ロツクは、リカバリ時間q1より大きいものでなければ
ならない。また、イネーブル信号18はデバイスP1〜
Pnがアクセスされる時のみ、有効となるように外部で
調整しておく必要がある。
次いで、デバイスP1がアクセスされると、命令実行バ
スサイクルA2が起動され (2)、デバイスP、がア
クセスされ、同時にイネーブル信号18を有効とする
(3)。命令実行バスサイクルA2はバスサイクル時間
Tiに等しいので、対応するダミーステート挿入用のレ
ジスタ17aが選択され(4)、セットしであるダよ一
ステート数がバス制御部15に引き渡され (5)、バ
スクロック倍された形でダミーステー1時間が稼げるこ
ととなる。次いで、他の処理に移行する。
スサイクルA2が起動され (2)、デバイスP、がア
クセスされ、同時にイネーブル信号18を有効とする
(3)。命令実行バスサイクルA2はバスサイクル時間
Tiに等しいので、対応するダミーステート挿入用のレ
ジスタ17aが選択され(4)、セットしであるダよ一
ステート数がバス制御部15に引き渡され (5)、バ
スクロック倍された形でダミーステー1時間が稼げるこ
ととなる。次いで、他の処理に移行する。
以上説明したように、この発明は連続したバスサイクル
間に挿入する異なるダミーステートを複数記憶するレジ
スタと、このレジスタに記憶された各ダミーステートを
バスサイクル長に応じて選択してバスサイクル間に挿入
するバス制御部とを設けたので、デバイスにより異なる
リカバリ時間に対応するダミーステートをハードウェア
処理により挿入可能となり、リカバリ時間を確実に保持
できる。従って、従来のようなソフトウェアによる個別
のダミーステート処理を記述する必要がなくなり、プロ
グラムサイズの効率化が図られ、必要な実行ソフトウェ
アの処理のみでバスサイクルを構成することができる等
の効果を奏する。
間に挿入する異なるダミーステートを複数記憶するレジ
スタと、このレジスタに記憶された各ダミーステートを
バスサイクル長に応じて選択してバスサイクル間に挿入
するバス制御部とを設けたので、デバイスにより異なる
リカバリ時間に対応するダミーステートをハードウェア
処理により挿入可能となり、リカバリ時間を確実に保持
できる。従って、従来のようなソフトウェアによる個別
のダミーステート処理を記述する必要がなくなり、プロ
グラムサイズの効率化が図られ、必要な実行ソフトウェ
アの処理のみでバスサイクルを構成することができる等
の効果を奏する。
第1図はこの発明はこの発明の一実施例を示すデータ処
理装置の構成を示すブロック図、第2図、第3図は、第
1図に示したデータ処理装置の動作を説明するバスサイ
クル図、第4図はこの発明に係るデータ処理装置におけ
るダミーステート処理手順の一例を説明するフローチャ
ート、第5図は従来のデータ処理装置の構成を示すブロ
ック図、第6図は、第5図に示したデータ処理装置の動
作を説明するバスサイクル図である。 図において、11はデータ処理装置、12は命令データ
取込み手段、13は命令デコード手段、14は命令実行
手段、15はバス制御部、16はデータバス、17a〜
17nはレジスタ、18はイネーブル信号、19a〜1
9nはバスサイクル長認識信号である。 なお、図中の同一符号は同一または相当部分を示す。
理装置の構成を示すブロック図、第2図、第3図は、第
1図に示したデータ処理装置の動作を説明するバスサイ
クル図、第4図はこの発明に係るデータ処理装置におけ
るダミーステート処理手順の一例を説明するフローチャ
ート、第5図は従来のデータ処理装置の構成を示すブロ
ック図、第6図は、第5図に示したデータ処理装置の動
作を説明するバスサイクル図である。 図において、11はデータ処理装置、12は命令データ
取込み手段、13は命令デコード手段、14は命令実行
手段、15はバス制御部、16はデータバス、17a〜
17nはレジスタ、18はイネーブル信号、19a〜1
9nはバスサイクル長認識信号である。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- バスサイクルによって外部に対するデータの受け渡しを
行うデータ処理装置において、連続した前記バスサイク
ル間にバスサイクルを起動させないダミーステートを複
数記憶するレジスタと、このレジスタを有効にするイネ
ーブル信号の存在時にバスサイクル長に応じたダミース
テートを選択して前記バスサイクル間に挿入するバス制
御部とを具備したことを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26700189A JP2504224B2 (ja) | 1989-10-12 | 1989-10-12 | デ―タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26700189A JP2504224B2 (ja) | 1989-10-12 | 1989-10-12 | デ―タ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03127160A true JPH03127160A (ja) | 1991-05-30 |
JP2504224B2 JP2504224B2 (ja) | 1996-06-05 |
Family
ID=17438681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26700189A Expired - Lifetime JP2504224B2 (ja) | 1989-10-12 | 1989-10-12 | デ―タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2504224B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5283762B2 (ja) * | 2009-12-14 | 2013-09-04 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
-
1989
- 1989-10-12 JP JP26700189A patent/JP2504224B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5283762B2 (ja) * | 2009-12-14 | 2013-09-04 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2504224B2 (ja) | 1996-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733943B1 (ko) | 프로세서 시스템, dma 제어 회로, dma 제어 방법,dma 제어기의 제어 방법, 화상 처리 방법, 및 화상처리 회로 | |
JP2513417B2 (ja) | 情報処理装置 | |
USRE39252E1 (en) | Instruction dependent clock scheme | |
JPH03201031A (ja) | 情報処理装置 | |
US5895498A (en) | Arithmetic processor which latches data in a temporary register before the data is latched in a general purpose register | |
JPH03127160A (ja) | データ処理装置 | |
JP2001109627A (ja) | プロセッサ | |
JP2000194556A (ja) | 命令ルックアヘッドシステムおよびハ―ドウェア | |
JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
JP2504263B2 (ja) | デ―タ処理装置 | |
JP3014605B2 (ja) | ファジィ・コンピュータ | |
US20040210747A1 (en) | Storage registers for a processor pipeline | |
JP2814683B2 (ja) | 命令処理装置 | |
JP2853460B2 (ja) | データロード方法及びそれを用いた演算プロセッサ | |
JPH07129397A (ja) | データ処理装置及びデータ処理システム | |
JPS6375833A (ja) | 情報処理装置 | |
JPH05303493A (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
JPH03263265A (ja) | ベクトル処理装置 | |
JPH0238964B2 (ja) | ||
JPS6210736A (ja) | マイクロ命令の先取り制御方式 | |
JPH03164945A (ja) | データ処理装置 | |
JP2000181703A (ja) | 情報処理装置 | |
JPH1091440A (ja) | データ伝送方式 | |
JPS5899869A (ja) | 並列処理方式 | |
JPH01276231A (ja) | データ処理装置 |