JPS5852430B2 - コンバ−タカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はコンバータ回路に関する。

従来電源回路に利用されていた過電流回路は尖頭値電流
過負荷に応動する高速瞬時応答と、平均電流過負荷の検
出にもとづく低速応答のかねあいで設計される傾向にあ
る。

電流過負荷の平均値にもとづく低速保護応答は、動作が
安定であるという利点を有するが、回路素子を破損する
おそれのある過渡的な過電流に応動して瞬時的に保護を
行なうことはできない。

尖頭値検出型の過電流保護回路は瞬時電流に応動するが
、一般にゆるやかな時定数を持ち、このため尖頭値の検
出にはゆっくりと応動することになる。

尖頭値検出器を利用した典型的な保護回路は米国特許第
３６６０７５０号に示されているが、これは変換用変圧
器の１次巻線に接続された電流検出抵抗を含んでいる。

尖頭値検出器はその両端に接続されており、検出抵抗の
両端の電圧降下に応動する。

検出された尖頭電圧は倍圧整流され記憶用コンデンサに
蓄積される。

この蓄積された尖頭電圧は比較器に与えられこれがコン
バータのスイッチ素子のデユティサイクルを制御する。

しかしながら、このような従来の尖頭値検出器は長い時
定数を有し過渡過負荷に対しての応答はおそい。

過負荷保護回路の動的な応答はゆるやかであり、急激な
過渡過負荷がかなり長時間継続してコンバータのスイッ
チング・トランジスタに障害を与える可能性がある。

尖頭値検出回路の時定数を減少することによって尖頭値
検出器の応答は高速化できるが、これは過電流保護回路
に発振性の不安定を生ぜしめる可能性がある。

本発明の目的は改良された過電流保護回路を提供するこ
とにある。

本発明に従えば、コンバーク回路は該コンバータ回路の
電流の大きさを表わす信号を与える手段と、所定のスレ
ショルド値を越える該信号に応動し該信号の大きさに依
存した応答速度を有し、該スレショルド値を設定するた
めの基準電圧源を有し、該信号と該基準電圧を比較する
比較回路と、電荷蓄積手段と、該電荷蓄積手段を充電す
る手段と、該電荷蓄積手段の電荷から電流制限制御信号
をとりだす手段とを含む過電流保護回路を有し、該比較
回路は該スレショルド値を越える該信号に応動して該電
荷蓄積手段の放電を行わせるようになっている。

前記比較回路は共通エミッタの差動構成に接続された第
１および第２のトランジスタと、該信号を該第１のトラ
ンジスタのベースに接続する手段とを含むようになって
いて、また前記基準電圧源は該第２のトランジスタのベ
ースに結合され、該第１のトランジスタが該スレショル
ド値を越える該信号によって導通状態になったときに該
第１のトランジスタのコレクターエミツタ路が該電荷蓄
積手段の放電路となるようになっていてもよい。

回路の電流の大きさを表わす信号を与える手段は該信号
の直流成分を分離する直流阻止コンデンサを含んでもよ
く、該保護回路はさらに該第１のトランジスタのベース
に直流電圧を供給するよう該基準電圧源と該第１のトラ
ンジスタのベースとに接続された電圧分割器を含んでい
てもよい。

コンバータは出力フィルタと該放電路の抵抗を含んでも
よく、該抵抗と該電荷蓄積手段の放電時定数は該出力フ
ィルタの時定数より太きいようにしておいてもよい。

本発明に従う回路はコンバータの出力電圧の調整値から
のずれを表わす電圧調整信号を与えるようになっていて
もよい。

該過電流保護回路は電圧調整信号を与える前記手段に結
合されて該調整信号を修正して該電流を制限する。

この回路は動作時にその導通期間が該調整信号によって
制御される交互に導通する２つのスイッチング素子と、
前記電圧調整信号に応答し、前記素子に流れる電流を平
衡させる手段を含んでいてもよい。

本発明の利点に従えば、過電流保護回路の動作時の特性
が安定化し、しかも大きな過負荷に対して高速応答する
ようになる。

以下に述べる特定の実施例の利点に従えば、コンバータ
回路の初期付勢によって過電流制限回路の初期応答はコ
ンバータのデユティ・サイクルをある最低値に制限する
ように動作する。

従ってコンバータはゆるやかな始動特性で始動し出力電
圧の初期オーバーシュートを防止する。

他の特徴に従えば、コンバタ−の電力変圧器の飽和を防
止するような保護が行なわれる。

この変圧器はコンバータの２つの逆相スイッチング素子
の不均等な遅延および電圧降下によって飽和する可能性
がある。

スイッチング素子の電流信号の不平衡はコンバータのス
イッチング素子の不平衡を相殺するような不均等な周期
的な駆動パルスを与えることによって修正される。

他の特徴は過電流保護回路の能力について「フォールド
バック」手法を使用することによって過電流保護を多出
力についても行なうように拡張することである。

コンバータが一つ以上の二次巻線出力を有し、電流がコ
ンバータの変圧器の１次側から監視されているときには
、通常は多数の出力電流を個々に制限することはできな
い。

多数の同等な出力巻線がある場合には、多数の出力の一
つで短絡が生じ、これによってすべての出力を組合せた
最大の全電流に等しい電流が流れることがある。

過電流制限回路の電流保護特性は、すべての出力におけ
る最大短絡電流を一つの出力における最大の許容値以下
に限定することが望ましく、これが全最大電流を任意の
一出力の許容最大電流以下に減少する「フォールドバッ
ク」特性によって実現される。

以下本発明を図面を参照して実施例について説明する。

第１図を参照すれば、インバータ回路１０は付勢された
負荷３５に結合された電力変圧器２０を含んでいる。

サンプリング回路４０が出力負荷信号を監視し、レベル
検出器５０を動作させ、このレベル検出器５０が次にパ
ルス幅変調制御回路６０を制御し、その出力はスイッチ
ング・ドライブ回路７０に与えられて、インバータ回路
１０のスイッチング素子のスイッチングを制御する。

インバータ回路１０は二つの交互に動作するスイッチン
グトランジスタ１１および１２を含み、これらはそのエ
ミッタを共通に接続してあり、そのコレクタはインバー
タの電力用変圧器２０の１次巻線２１の反対側の端子に
接続されている。

直流入力電力は端子１５および１６に与えられる。

端子１５は電力用変圧器２０の１次巻線２１の中央タッ
プに接続されており、端子１６は電流検出用抵抗１７に
よってスイッチング・トランジスタ１１および１２の共
通のエミッタに結合されている。

変圧器２０の出力巻線２２は整流用ダイオード２６およ
び２７を含む全波整流器２５に接続されている。

整流器２５の出力は出力フィルタ３０を経由して出力負
荷３５に結合されている。

インバータ回路の基本的動作は周知であるから、ここで
は詳しくは述べない。

サンプリング回路４０は出力負荷電圧を監視するよう出
力負荷３５の両端に接続している。

サンプリング周波数はパルス幅変調制御回路６０に含ま
れたクロック４８によって決定される。

クロック４８の出力はリード４１を経由してサンプリン
グ回路４０に与えられ、その出力はリード４４を経由し
てレベル検出器５０に与えられる。

レベル検出器５０は内部で発生した基準信号発生源と比
較器を有する。

サンプリング回路４０の出力信号はレベル検出器の中の
比較器で基準信号と比較され、この結果として生じた誤
差信号が、誤差信号に応動するタイミング回路を含むパ
ルス幅変調制御回路に与えられる。

このタイミング回路はその中で発生されたパルス信号の
デユティ・サイクルを制御する。

１次巻線２１のスイッチング・トランジスタ１１および
１２を通して流れる電流の監視を行なうため、インバー
タ１０は電流検出抵抗１７を含んでいる。

２本のリード９８および９９が電流検出抵抗１７の両端
に接続されており、その両端の電圧信号をパルス幅変調
制御回路６０に結合する。

この電圧信号はその中のタイミング回路のタイミングを
修正し、これによって変調制御回路６０のスイッチング
ドライブ回路７０に到るパルス出力のデユティ・サイク
ルを変更し、これにより過電流保護と対称性の修正を行
なう。

この信号が過電流保護と対称性制御を行なう方法につい
ては第２図を参照して以下に詳述する。

スイッチング・ドライブ回路７０はトランジスタ１１お
よび１２の導通および非導通を半サイクル毎にスイッチ
する駆動する信号を与える。

この駆動信号のパルス幅はパルス幅変調側割回路６０の
パルス幅出力によって制御される。

第２図を参照すれば、第１図に示したインバータ１０の
スイッチング素子のデユティ・サイクルを制御するスイ
ッチング制御回路はコンバータの出力電圧を調整する電
圧調整回路と、継続した過電流状態を防止する過電流制
御回路と、インバータ回路の逆相素子の導通の平衡をと
る対称性修正回路を含む。

スイッチング制御回路の電圧調整部はコンバータの二つ
の出力端子に結合されたリード４２および４３を通して
コンバータの出力電圧を検出する。

リード４２および４３は出力電圧をサンプリング回路４
０に結合し、これがリード４１を通してクロック４８に
よってそれに周期的に与えられるクロック・パルスに応
動して出力電圧をサンプルする。

このサンプルされた出力電圧はり一ド４４を経由してレ
ベル検出器５０に含まれた誤差増幅器５１に与えられる
。

基準電圧源５２はリード５３を通して誤差増幅器５１の
他方の入力に結合されている。

誤差増幅器５１の出力誤差電圧信号はコンバータの出力
電圧の調整値からの偏差に比例しており、リード５４を
経由してパルス幅変調制御回路６０に与えられる。

パルス幅変調制御回路６０はタイミング回路５５、過電
流制限回路５７および対称性制御回路５９を含んでいる
。

タイミング回路５５は誤差増幅器５１の誤差出力信号に
応動してスイッチング・ドライブ回路７０を制御するパ
ルス幅変調されたパルスを発生する。

誤差増幅器５１の誤差信号出力はり−ド５４を経由して
電荷蓄積用コンデンサ６１に接続されている。

コンデンサ６１はまた以下に述べるように過電流制限回
路５７および対称性制御回路５９によっても充電を受け
る。

現在のところでは誤差増幅器５１によって与えられた電
圧調整信号についてだけ述べる。

以下タイミング回路、過電流制限回路及び対称性修正回
路につき順次詳説する。

まずタイミング回路の動作について説明する。

第３図Ａの如く負性のスパイクを有するクロック４８が
トランジスタ４７のベースに印加されると、この負性の
スパイクによって該トランジスタは周期的に短時間オフ
する。

トランジスタ４７がオフするとその間コンデンサ６１は
、リード５４上の誤差信号によって充電され、トランジ
スタ６３の側の極板に負の電荷を誘導する。

誤差信号の大きさは基準電圧源５２による基準値とコン
バータ出力電圧との差に比例するから、この電圧差が太
きければそれだけ誤差信号は大きくなる。

従って、トランジスタ４７がオフの間、コンデンサ６１
はその誤差信号の電圧に応じた電荷量によって充電され
る。

コンデンサ６１が十分充電されるとトランジスタ６３の
側の極板に誘導された負の電荷は該トランジスタ６３を
オフする。

次に第３図Ａの負性のスパイク相互間の相対的に長い期
間では、トランジスタ４７はオン状態となり、コンデン
サ６１の電荷はトランジスタ４７のコレクタ、エミッタ
、電源ＶＳＮ抵抗６２を介して放電し、トランジスタ６
３はオフ状態を保持できずオン状態に移る。

この放電はコンデンサ６１と抵抗５２の時定数に従かい
該コンデンサ６１のトランジスタ６３の側が電源Ｖｓの
電位まで上昇する間続く。

そしてこの放電のインターバルは、コンデンサ６１に充
電された電荷量、即リード５４上の誤差信号の大きさ、
従ってレベル検出器における基準値とコンバータの出力
電圧との差に比例する。

このように放電のインターバルが誤差信号によって制御
されることは、トランジスタ６３の出力（即ちパルス幅
変調制御回路の出力）が該誤差信号によってパルス巾変
調（以下ＰＷＭという）を受けることを意味する。

そしてこの場合のパルス幅はコンバータの出力電圧に依
存することになり、従ってスイッチングドライブ７０は
、出力電圧と基準値との差を減するように、リード４９
上のこのＰＷＭ化パルスを用いてコンバータのスイッチ
ングを制御する。

上記プロセスは、クロック４８の各パルスサイクルで繰
り返され、その結果、コンバークのスイッチングのデユ
ティサイクルはリード４９上のＰＷＭ化パルスによって
制御され、コンバータの出力電圧を調整する。

なおスイッチング・ドライブ回路７０はマルチバイブレ
ーク回路７１とスイッチング論理回路７２を含んでいる
。

リード４９上のＰＷＭ信号はマルチバイブレーク７１の
スイッチングを制御し、これによってマルチバイブレー
クの出力のデユティ・サイクルを制御する。

スイッチング論理回路７２はインバータ回路のスイッチ
ング素子を駆動するのに適切な駆動パルスを供給するよ
うパルス信号を修正する。

以上の説明から、コンデンサ６１上の蓄積された電荷量
によってパルス幅変調制御回路６０の出力のデユティ・
サイクルが制御サレ、従ってコンバータのスイッチング
素子のデユティ・サイクルが制御されることは明らかで
ある。

上述したタイミング回路の動作は、過電流保護回路５７
と対称性修正回路５９によって影響を受ける。

その詳細は後述するが、簡単に述べると、過電流保護回
路５７は、リード５４上の誤差信号に作用することによ
ってタイミング回路に影響を与え、従って該回路に含ま
れるコンデンサ６１に供給される電荷量に影響を与える
。

一方、対称性修正回路５９は、対称性修正信号をコンデ
ンサ６１の他端に供給することによってタイミング回路
に影響を与える。

即ち、修正信号は、コンバータのスイッチングサイクル
の半サイクルにおいて、リード４９上のパルスの巾を調
整するように供給され、その半サイクルにおいて電流の
対称性の不足を補償する。

以下過電流制限回路について詳説する。

コンバータを電流過負荷から保護するために過電流制限
回路５７はタイミング回路５５のタイミング応答を修正
する。

過電流制限回路５７はインバータのスイッチング素子と
変圧器の１次巻線の尖頭値１次電流を直接に調整するよ
うに動作する。

この尖頭値１次電流は電流検出抵抗１７の両端の電圧を
監視することによって検出される。

この電圧の大きさはコンバータの出力電流の大きさに直
接比例している。

電流制限回路５７は検出された過負荷電流の大きさに依
存する可変の応答を有するようになっている。

もし過負荷電流の大きさが太きければ、電流制限回路は
高速で応答し、最大の保護を与える。

もし過負荷電流の大きさが小さければ、電流制限回路の
応答はゆるやかであり、過電流保護回路の定常状態動作
における安定性を保証する。

電流検出抵抗１７のインピーダンスは極めて低く、ミリ
ボルトの程度の大きさの検出電圧を発生し、これがポテ
ンシオメータ１８に与えられ、その出力電圧が増幅器１
９に与えられ、これが以下の比較および保護回路を動作
するのに充分な大きさを有するように過電流信号を増大
する。

増幅器１９の出力はコンデンサ９１およびフィルタ用コ
ンデンサ６４を経由して差動比較増幅器７６に与えられ
る。

抵抗９２はコンデンサ９１を分路する。

並列接続されたコンデンサ９１と抵抗９２は過電流保護
に対して「フォールドバック（折れ戻る意）」特性即ち
第５図に示されているようにそれ自身をフォールドバッ
クする特性を与え、もしコンバータが多数の出力を持っ
ていてもコンバータの最大短絡電流を制限するような保
護を行なう。

増幅器の信号出力は第３図の波形Ｂに似た波形を持ち、
最大電流制限は第３図の点線りで示されている。

もし監視されている電流がこの値を越えると、過電流保
護回路が動作される。

コンデンサ９１はこの電流波形の直流成分の幾らかを除
去し、過電流保護回路は電流波形の伝送された交流成分
にのみ主に応答する。

抵抗９２は許容される実際の短絡電流を以下のようにし
て判定する。

フィルタ用コンデンサ６４が過負荷電流に対応する電圧
信号の前縁のスパイクを除去するために増幅器１９の出
力に接続されている。

このフィルタされた電圧信号は２個のエミッタ結合され
たトランジスタ７５および７８から成る増幅器７６に与
えられる。

抵抗１７における電流に依存した電圧信号はトランジス
タ７５のベースに与えられる。

基準電圧源９５はトランジスタ７８のベースに接続され
ている。

抵抗９４はトランジスタ７５のベースを基準電圧源９５
に接続し、抵抗９３がトランジスタ７５のベースを接地
に接続する。

直列接続された抵抗９３および９４は差動比較増幅器７
６の入力における固定直流電圧動作レベルを設定する電
圧分割器として機能する。

電流に依存した信号電圧は差動比較増幅器７６によって
基準電圧と比較される。

電流信号電圧が基準信号電圧を越えるとトランジスタ７
５が導通状態にバイアスされる。

トランジスタ７５の導通コレクターエミツタ路はコンデ
ンサ８９から抵抗７９を通して接地に到る信号路を完成
する。

この通路がコンデンサ８９に蓄積された電荷を抵抗７９
を通して接地に対して放電する。

コンデンサ８９は抵抗８１を通して電圧源Ｖｓによって
最初に充電される。

これによって反転増幅器のトランジスタ８２を通常は導
通状態にバイアスする。

通電流信号がトランジスタ７５を導通状態にバイアスし
たとき、コンデンサ８９は放電する。

コンデンサ８９の電荷は反転増幅器のトランジスタ８２
に与えられ、これがコンデンサ８９上の減少する信号電
圧を反転して、正に増大する信号をダイオード８３が順
方向バイアスされるようになったときり一ド４５を通し
て誤差増幅器５１に与える。

この正の電圧は誤差増幅器５１の出力段をオフとしその
出力誤差信号を減少させる傾向にある。

コンデンサ８９の電圧がさらに減少すると、正の増大す
る電圧がダイオード８３を通して与えられ、誤差増幅器
５１の出力誤差電圧を減少し、従ってコンデンサ６１に
蓄積された電荷の量を減少する。

誤差信号の大きさが減少するとパルス幅制御回路６０の
パルスの出力のパルス幅が減少する。

これによって特定の出力電流スレショルドに達したとき
の出力電圧を減少することによってコンバータの出力電
流を制限する。

以上過電流保護回路について説明したが、これを第３図
Ｂに基いて更に説明すると、次のようになる。

コンデンサ８９は、電流出力が、まず最初にコンバータ
動作の連続した複数の半サイクルの期間最大電流制限り
を越えたとき、十分充電されるものと考えられる。

電流出力がＬ以下ではトランジスタ７５はオフ状態であ
り、電流出力がＬを越えトランジスタ７５がオンすると
、抵抗７９を介してコンデンサ８９が放電し始め′る。

前記した半サイクル（単数）の次の半サイクル（単数）
では初めはトランジスタ７５はオフであり コンデンサ
８９は電流出力がＬになるまで抵抗８１を介し充電され
る。

このＬになった点でコンデンサ８９は抵抗７９を介し放
電し始める。

抵抗８１とコンデンサ８９との時定数は、抵抗７９と８
９との時定数よりずっと大きいので、コンデンサ８９の
電圧が低下してダイオード８３が導通するには、多くの
連続した半サイクルの期間時間がかかる。

この状況は各半サイクルでＬがほんの少しだけ越えてい
る場合に得られる。

ダイオード′８３が導通すると、リード５４上の誤差信
号は減じ、出力電流は、コンバータのデユティサイクル
が減るので減少する。

大きな過負荷の場合は、各半サイクルにおいてその大部
分の期間りを越える。

それ故コンデンサ８９は各半サイクルの大部分の期間放
電し、該コンデンサ８９が充電している間（即ち電流が
Ｌより低い時）は、従ってずつと短かくなる。

それ故コンデンサ８９はずっと早く放電し、コンバータ
動作の数サイクルのうちにダイオード８３が導通する。

即ち大きな過負荷の場合の応答速度は非常に早くなる。

過電流保護回路の二つの特徴はその「ソフト・スタート
」機能と、コンバークの２次巻線が複数個ある場合にも
短絡電流保護を行なうことができる「フォールドバック
」特性である。

コンバータ回路が最初に付勢されたとき、コンデンサ８
９は放電状態にある。

この放電状態ではトランジスタ８２は非導通であり、従
って上述のように正の電圧がリード４５を通して誤差増
幅器５１に与えられ、従ってパルス幅制御回路６０の出
力パルスのデユティサイクルを制限し、これによりソフ
トスタートを可能にする。

フォールドバック特性はコンデンサ９１とそれを分路す
る抵抗９２および抵抗９３および９４から成る電圧分割
器によって制御される。

抵抗９３および９４は直列に接続されており、基準電圧
源９５を接地に接続し、抵抗９３と９４の接続点には差
動比較増幅器の入力端子が接続されている。

フォールド・バックは任意の所望の短絡電流に対して保
護を実現するように制御することができる。

コンバータが多出力を有し、その電流を１次側で監視し
ているときには、適切な短絡電流は最小の電力容量を有
する出力における最大の許容短絡電流に等しい。

コンデンサ９１の挿入によって、過電流制限回路は１次
電流の交流成分にだけ主に応動する。

直流成分と１次巻線の尖頭値の間の差は、コンバータの
スイッチング素子のデユティ・サイクルを変化すること
によって１次電流パルスのデユティ・サイクルは減少す
ると、尖頭値電流と直流電流は共に減少するが、二つの
値の間の差は一定の大きさに保たれる。

この一定の差のために出力電圧が減少するときにフォー
ルドバック特性が導入される。

フォールドバックの大きさは抵抗９２の値によって制御
される。

抵抗９３および９４で構成される電圧分割器によって固
定の直流動作電圧が形式され、差動比較増幅器７６の入
力に与えられる。

多数の同等な出力巻線を有し、１次電流を監視する電流
保護を有するコンバークをブロック図の形式で第４図に
示した。

２次巻線９６の最大電流制限出力は電流■１であり、２
次巻線９７の最大電流制限出力は電流■２である。

電流制限は抵抗１７を流れる１次電流を監視することに
よって行なわれることは明らかであるから、−万の出力
で短絡が生ずると、電流■１あるいは■２よりはるかに
大きい電流が流れる。

保護特性は第５図の電流／電圧関係のグラフに示されて
いる。

°゛フオールドバツク″Ｉｍａｘに比例した１次電流と
して短絡電流が検出されたときには、全出力電流が出力
の一方における最大許容電流である■１あるいは■２よ
り小さい値に減少されるように構成されている。

次に第２図の対称性修正回路５９について説明する。

まずその概要を簡単に説明する。

対称性修正回路５９は、トランジスタ１１゜１２の導通
を均等化することを目的とする。

もしトランジスタ１１と１２が均等に導通しないとすれ
ば、変圧器２０の１次側２１はアンバランスとなり、変
圧器のコアが飽和する。

これは好ましくない結果を生ずる。

例えば、トランジスタ１１゜１２のどちらか一方が他方
より長く過負荷になっていると、変圧器２０の１次電流
にアンバランスを生じる。

対称性修正回路には、電流検知抵抗１７で生じ１次側２
１の電流に比例した信号が供給される。

この信号は増幅器８６によって基準信号と比較され、両
者の差に比例した出力が生じる。

この出力はコンデンサ６１の放電時間を変える。

タイミング回路５５で説明したように、コンデンサ６１
の放電時間はり一ド４９上のパルス幅を変えるから、そ
のときＯＮとなっているトランジスタが１１であれ１２
であれその駆動パルスの幅を変えることができる。

抵抗８８を介し増巾器８６によって供給される放電電流
は電源Ｖｓから供給される通常の放電電流に加わる。

即ち、例えば、電流検出抵抗１７が増大すればする程抵
抗８８を介しての補助的な放電電流の効果は増大し、コ
ンデンサ６．１の放電はより迅速になり、リード４９上
のパルスのパルス幅はより狭くなって、いずれかＯＮと
なっているトランジスタ１１又は１２をより速＜ＯＦＦ
にする。

このようにして、トランジスタ１１又は１２の導通の等
化が達威せられ、変圧器の飽和が避けられる。

第２図の対称性修正回路はコンバータの交互に導通す−
るスイッチ素子を流れる電流の導通を平衡させるために
電流検出抵抗１７の両端に検出された電圧信号を利用す
る。

１次電流は対称性修正回路に従って平衡する。

この電流の平衡によって第１図に示すような変圧器２０
の磁心が飽和するのが防止され、これによって動作中の
半サイクルの内の一方で過度の１次電流が流れることを
防止する。

非対称性によってこのような飽和が起るのは、パルス幅
が不均等になり、コンバータのスイッチング用トランジ
スタの一つおきの位相で電圧降下が不均等になるためで
ある。

典型的な１次電流波形を第３図（波形Ｂ：に示す。

第３図の波形はクロック４８（波形Ａ）のパルス出力と
同期している。

この非対称性はタイミング回路５５の出力パルス（第３
図の波形Ｄ）を調整することによって修正される。

これらのパルスは波形りで示すように交互に生ずる半サ
イクルが不均等になると、インバータ回路（スイッチン
グドライブ回路の出力側）におけるスイッチング素子の
不平衡と相殺する。

これらのスイッチング素子の不平衡はコンバータの動作
の隣接する半サイクルの間に第３図の波形Ｂで示すよう
な電流検出抵抗１７で検出された１次電流の差を監視す
ることによって検出される。

スイッチングのデユティ・サイクルの修正は電流検出用
抵抗１７によって検出された瞬時１次電流に直接比例し
てタイミング回路のコンデンサ６１間の波形の勾配を制
御することによって実行される。

隣接する半サイクルは第３図の波形では期間ｔ１とｔ２
をそれぞれ有することが示されている。

第１の導通期間ｔ１の間の波形Ｂで示される１次電流が
ある指定された値を持つ期間として示される。

コンデンサ６１間の波形は第３図の波形Ｃで示されてい
る。

次に続く期間ｔ２で示すように半サイクルの間で飽和に
よって１次電流（波形Ｂ）が増加すれば、その半サイク
ルのタイミング・パルスの幅δ２（波形Ｄ）は時間間隔
ｔ１のタイミング・パルスの幅δ１より小さい値に減少
する。

この（δ１−６２）時間差は第２の時間間隔の間のコン
デンサ６１の放電速度を変化することによって生ずる。

増幅器１９の波形Ｂ（第３図）に示す電流信号出力波形
は１次電流波形と同様である。

この信号波形は直流阻止コンデンサ８５を通して平衡増
幅器８６に与えられる。

平衡増幅器８６の入力回路はその入力端子を分路する電
圧分割器８４と分割器８４の中央タップに接続された基
準電圧源９０とを含んでいる。

基準電圧源は増幅器１９の電流信号出力を比較して平衡
増幅器８６の出力となる基本信号レベルを確定するため
の測定基準を与える。

平衡増幅器８６の出力信号はリード８７および抵抗８８
を経由してタイミング回路５５のコンデンサ６１に与え
られる。

上述したようにトランジスタ４７は第３図の波形Ａで示
したクロック源４８からの出力パルスによって周期的に
遮断される。

この時間の間にコンデンサ６１は波形Ｃで示すように誤
差増幅器５１の誤差出力電圧まで充電される。

クロックパルスの終了によってトランジスタ４７は導通
してコンデンサ６１はトランジスタ４７のコレクターエ
ミツタ路を通して接地レベルに、また抵抗６２を通して
電圧源Ｖｓに放電される。

対称性修正回路は隣接するサイクルの間の１次電流を平
衡させるよう、平衡増幅器８６の出力から抵抗８８を経
由して補助放電電圧を供給する。

これはコンデンサ６１の放電速度を変化し、従ってトラ
ンジスタ６３が順バイアスされる時点を変更する。

トランジスタ６３が順バイアスされる時点によってタイ
ミング回路５５のパルス幅出力のデユティ・サイクルが
制御され、従ってインバータ回路のスイッチング素子の
デユティ・サイクルが制御される。

この平衡機能は第３図に示された電圧波形を調べること
によって容易に確認することができる。

時間間隔ｔ１およびｔ２はコンバータのインバータ回路
における動作の隣接した二つの半サイクルを表わす。

時間間隔ｔ２の間の波形Ｂに示す１次電流は時間間隔ｔ
１の間の１次電流をわずかに越える。

波形Ｃで示される放電速度は時間間隔ｔ２の間の万が急
であるので、時間間隔ｔ２の間ではパルス幅変調器のパ
ルス出力のデユティ・サイクルは波形りに示すように減
少し、１次電流の平衡を回復する。

上述の説明から明らかなように、デユティ・サイクルは
１次的には電圧調整回路と電流制限回路とによって制御
され、対称性修正回路に応動して電流平衡を保つようそ
の動作の修正を受ける。

本発明を要約すれば次の通りである。

（１）コンバータ回路において、該コンバータ回路の電
流の大きさを監視してそれからそれに比例した電圧信号
を発生する手段と、設定されたスレショルド値を越える
該電圧信号に応動する過電流制限回路とを含み、該過電
流制限回路は比較回路と、該比較回路に該電圧信号を与
える手段と、該スレショルド値を決定するよう該比較回
路に結合された基準電圧源とを含み、該比較回路は該電
圧信号が該設定されたスレショルド値を越えるときに動
作し、さらに電荷蓄積用コンデンサと、該電荷蓄積用コ
ンデンサを充電する手段と、該比較回路が動作したとき
該電荷蓄積用コンデンサを該比較器を経由して放電する
手段と、該電荷蓄積用コンデンサに応動して電流制限制
御信号を発生する手段とを含むコンバータ回路である。

（２）電圧調整手段はコンバータの出力電圧の調整値か
らの偏差に比例した電圧調整信号を発生する手段を含み
、該過電流制限保護回路は電圧調整信号を発生す〜る該
手段に接続され該コンバータの電流を制限するよう該調
整信号を修正するように利用される電流制限制御信号を
発生する該手段を有し、該電圧調整手段は第２の電荷蓄
積用コンデンサと該調整信号に応動するコンデンサ充電
手段を含み、該充電手段は１次的には該タイミング用コ
ンデンサの充電を制御し、該コンバータ回路はさらに少
くとも二つの交互にスイッチされるスイッチング素子を
含み、該保護回路はさらに該電圧信号に応動し該第２の
電荷蓄積用コンデンサの充電速度を変更する手段を含む
前記第１項記載のコンバータ回路である。

（３）＠記第１項記載のコンバータ回路において、該比
較回路はエミッタ共通型の差動接続された第１および第
２のトランジスタを含み、該電圧信号を与える該手段は
該第１のトランジスタのベースに結合されており、該基
準電圧源は該第２のトランジスタのベースに結合されて
おり、該第１のトランジスタのコレクターエミツタ路は
該第１の電荷蓄積用コンデンサを接地に接続し、該電圧
信号が該設定されたスレショルド値を越えて導通状態と
なったときに放電路として動作することを特徴とする前
記第１項記載のコンバータ回路である。

（４）前記第３項記載のコンバータ回路において、電流
の大きさを監視する該手段は監視される信号の直流成分
を分離する直流阻止コンデンサを含み、該保護回路はさ
らに該基準電圧源と該第１のトランジスタのベースに接
続された電圧分割器とを含みこれによって電圧分割器は
該第１のトランジスタのベースに直流電圧レベルを供給
することを特徴とする前記第３項記載のコンバータ回路
である。

（５）前記第３項記載のコンバータ回路において、該コ
ンバータ回路はさらに出力フィルタを含み、該第１の電
荷蓄積用コンデンサは固定抵抗を通して放電され、該固
定抵抗と該第１の電荷蓄積用コンデンサの放電時定数は
該コンバータ回路の出力フィルタの時定数より速くなっ
ていることを特徴とする前記第３項記載のコンバータ回
路である。

（６）出力手段と、該出力手段を駆動するスイッチング
手段と、該スイッチング手段のパルス幅を制御する手段
と、該スイッチング手段と直列になった電流検出用抵抗
器を含む該スイッチング手段を流れる電流を監視する手
段とを含むＤＣ−ＤＣコンバータにおいて、該電流検出
用抵抗に応動ず−るスイッチング比較回路と、その充放
電が該スイッチング比較回路に応動する容量性蓄積手段
を含む充電回路とを含み、該放電回路の時定数は該出力
手段の時定数より小さく、さらにそれを流れる電流を制
限するよう該スイッチング手段のパルス幅の変化を制御
する手段を修正するよう該容量性蓄積装置の電荷に応動
する手段とを含む改良されたＤＣ−ＤＣコンバータであ
る。

（７）パルス幅を制御する該手段はタイミング回路を含
む前記第６項記載のＤＣ−ＤＣコンバータにおいて、そ
こを流れる電流を検出する検出抵抗に結合された平衡増
幅手段と該平衡増幅手段に応動した該タイミング回路に
含まれた第２の容量性蓄積素子とを含み該平衡増幅手段
の出力が該平衡増幅手段に応動して該第２の容量性蓄積
素子の充電速度を変化して該スイッチング手段の電流の
流れの平衡を回復するようになった該スイッチング手段
の電流の流れの平衡をとるための対称性修正回路をさら
に含むことを特徴とする前記第６項記載のＤＣ−ＤＣコ
ンバークである。

【図面の簡単な説明】

第１図は本発明の一実施例たるＤＣ−ＤＣコンバータの
説明的ブロック図、第２図は電流制限と対称性修正回路
を含むスイッチング制御回路の説明的ブロック図、第３
図は対称性修正回路の動作を説明するたすけとなる電圧
波形図、第４図は多出力ＤＣ−ＤＣコンバータのブロッ
ク図、第５図は第４図の回路の所望の電流保護特性の電
流／電圧曲線である。 〔主要部分の符号の説明〕 特許請求の範囲中の 符号発明の詳細な説明中用語
の用語 保護回路 ５７ 過電流制限回路基準電圧源
９５ 基準電圧源 比較回路 ７６ 差動比較増幅器電荷蓄積手
段 ８９ コンデンサ 充電手段 Ｖｓ 電圧源 ８１ 抵抗 電流制限制御信号 ８□ ８，７ジ３゜を誘導ｔ６手
段 ５１ 誤差増幅器

Claims (1)

1. 【特許請求の範囲】 １ コンバータ回路であって、該コンバータ回路の出力
   電圧と調整値との偏差を表わす第１の信号を発生する手
   段と、該第１の信号に応答して該出力電圧を調整する手
   段と、該コンバータ回路における電流の大きさを表わす
   第２の信号を発生する手段と、該第２の信号に依存して
   該第１の信号を修正して該コンバータ回路の電流を制限
   する過電流保護回路とを含むコンバータ回路に於いて；
   前記過電流保護回路（例えば５７）は、電荷蓄積手段（
   例えば８９）、該電荷蓄積手段を充電する手段（例えば
   Ｖｓ、８１）、比較回路（例えば７６）、該比較回路に
   結合されスレショルド値を設定する基準電圧源（例えば
   ９５）、及び該電荷蓄積手段に蓄積された電荷に依存し
   て前記第１の信号を修正して前記コンバータ回路の電流
   を制限する手段（例えば８２．８３）を有し、該比較回
   路が該スレショルド値を越えた前記第２の信号に応動し
   て該電荷蓄積手段を放電させるように構成され、 該過電流保護回路の応答速度は、該第１の信号を修正す
   る場合には、該コンバータ回路の電流が大きい場合に該
   電流の小さい場合よりも速いようになされていることを
   特徴とするコンバータ回路。