JP3291454B2

JP3291454B2 - 充電装置

Info

Publication number: JP3291454B2
Application number: JP18012197A
Authority: JP
Inventors: 正男鈴木
Original assignee: Kojima Industries Corp
Current assignee: Kojima Industries Corp
Priority date: 1997-07-04
Filing date: 1997-07-04
Publication date: 2002-06-10
Anticipated expiration: 2017-07-04
Also published as: JPH1127875A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、充電装置に関し、
特に出力電圧と充電対象の端子電圧（充電レベル）との
差が大きい場合の過電流を防止することに関する。

【０００２】

【従来の技術】従来より蓄電池等の定電圧充電に用いら
れる充電装置は、例えば商用１００Ｖの交流電源を入力
とし、これを整流し、さらに定電圧回路を用いて、充電
対象である蓄電池が接続される出力端子に一定の電圧を
出力するものである。その構成は、大まかには、パワー
トランジスタを用いて定電流制御を行うレギュレータ
と、電界効果トランジスタ（ＦＥＴ）などをスイッチン
グして定電圧出力を実現するスイッチングレギュレータ
とに分けられる。

【０００３】図４は、従来のパワートランジスタを用い
た充電装置の一例の回路構成図である。このようにパワ
ートランジスタを用いた前者のレギュレータは、比較的
簡単な構成で、電流制御、電圧制御の精度がよいという
長所を有する。一方、後述する問題点もある。

【０００４】また、後者のスイッチングレギュレータ
は、前者に比べて損失が少ないという特徴や、入力より
高い出力電圧を生成したり入力と反対の極性の出力を得
る構成を簡単に実現できるといった長所を有する。例え
ば、大出力を得る場合において、前者よりトランスの大
きさを遥かに小さくできるという特徴がある。

【０００５】

【発明が解決しようとする課題】従来のトランジスタを
用いたレギュレータの構成は、トランジスタでの電力損
失が大きく、発熱が増大する。そのため、トランジスタ
には定格の大きいいわゆるパワートランジスタと呼ばれ
るものを選択し、さらに放熱板等による放熱を考慮しな
ければならず、小型化、低コスト化に不利であるという
問題点があった。

【０００６】これに対して、スイッチングレギュレータ
は、小型化、低コストが可能である。しかし、このスイ
ッチングレギュレータにしても、パワートランジスタを
用いたレギュレータにしても、蓄電池等の充電装置とし
て用いた場合、過電流が生じ充電装置や充電対象を破損
するおそれがあるという問題点を有していた。つまり、
充電対象の端子電圧が低い場合や出力端子が短絡してい
るような場合、負荷電流が増大するが、その場合におい
ても定電圧回路を用いた従来の充電装置は、出力電圧を
低下させない。より正確には、負荷電流の増大による出
力電圧の降下を補うようにフィードバック制御が行われ
る。そのため、充電装置の定格いっぱいの大きな電流が
流れることとなり、素子の耐圧を超えたり発熱等により
定電圧回路、負荷が壊れることがあり得た。

【０００７】本発明は上記問題点を解消するためになさ
れたもので、スイッチングレギュレータを用いた充電装
置であって、構成及び制御が容易な電流制限回路を有し
た充電装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る充電装置
は、所定周期の発振信号の電圧に対する参照電圧の大小
関係に基づいてパルス幅変調されたスイッチングパルス
を生成し、前記スイッチングパルスに応じた出力電圧を
生成するスイッチングレギュレータであって、前記参照
電圧には装置の出力電圧に応じたフィードバック電圧
と、前記発振信号の最小電圧以上に設定されるデッドタ
イム制御電圧とのうちいずれか大きい方が選択され、前
記出力電圧を目標電圧に保つようにフィードバック制御
される充電装置において、前記デッドタイム制御電圧を
可変に設定でき、前記フィードバック電圧が所定電圧以
下である場合には、前記目標電圧へ向けての前記出力電
圧の上昇を抑制又は緩和するように前記デッドタイム制
御電圧を調整するデッドタイム制御回路を有する。

【０００９】第２の本発明に係る充電装置は、充電対象
のすでに充電されている度合いである充電レベルを検知
する充電レベル検知手段を有し、前記デッドタイム制御
回路が、前記デッドタイム制御電圧を現在の前記出力電
圧と前記充電レベルとの電圧差に応じた電圧とする。

【００１０】第３の本発明に係る充電装置は、前記デッ
ドタイム制御回路が、抵抗値を可変に設定できる可変抵
抗回路を含み、前記可変抵抗回路の抵抗値を変化させる
ことによって前記デッドタイム制御電圧を変化させる。

【００１１】第４の本発明に係る充電装置は、前記可変
抵抗回路が、複数の抵抗素子と、前記各抵抗素子ごとに
設けられ、スイッチ選択パルスを受けて当該抵抗素子を
導通可能とする複数の抵抗選択スイッチとを含み、前記
スイッチ選択パルスにより選択される前記抵抗素子の組
み合わせに応じて前記抵抗値を複数段階に切り替えるこ
とができる。

【００１２】本発明の好適な態様は、前記可変抵抗回路
の前記複数の抵抗素子が、互いに並列に接続される。

【００１３】第５の本発明に係る充電装置は、前記デッ
ドタイム制御回路が、所望の前記デッドタイム制御電圧
に応じて、導通可能とする前記抵抗素子の組み合わせを
選択し、当該組み合わせに含まれる前記抵抗素子にそれ
ぞれ対応する前記抵抗選択スイッチに対する前記スイッ
チ選択パルスを生成する可変抵抗制御部を含む。

【００１４】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００１５】図１は、本発明の実施形態である蓄電池充
電装置の概略の回路構成図である。本蓄電池充電装置
は、電源入力端子２（Ｖ_IN）へ入力される、例えば１０
０Ｖの商用交流電源によって動作する。入力された交流
電源は入力フィルタ回路４にてフィルタリングされた
後、ダイオードブリッジ回路６で全波整流される。この
整流後に残るリップルは、大きな容量を有した平滑コン
デンサ８で平滑化され、このコンデンサ両端にはより直
流に近い電圧が得られる。

【００１６】ちなみに、平滑化コンデンサ８（Ｃ１）よ
り入力側に設けられるサイリスタを含む構成は、平滑コ
ンデンサ８への突入電流抑制回路１０である。装置の動
作開始時には、平滑コンデンサ８には電荷が蓄積されて
おらず、これに、いきなり整流された入力電源電圧を印
加すると、初期突入電流によりヒューズの溶損、ＡＣプ
ラグでのアーク発生、電源ラインの障害（同じ電源を用
いている他の装置への供給電圧が不安定になる）等のお
それがある。そこで、平滑コンデンサ８の一端にサイリ
スタＳＣＲと抵抗Ｒ６との並列接続を設ける。装置動作
開始時には、サイリスタＳＣＲがオフ状態であることに
より、平滑コンデンサ８への充電が抵抗Ｒ６を介して行
われ、突入電流が抑制される。この抑制モードは、動作
開始から時間が経ち、コンデンサＣ８のチャージアップ
によりサイリスタＳＣＲがオン状態となることにより終
了する。

【００１７】ブロック２０は、パルス幅変調回路２２か
らの制御信号により動作するスイッチング部である。こ
のスイッチング部に含まれる電界効果トランジスタ２４
（ＦＥＴ）は、パルス幅変調回路２２からの制御信号を
ゲート（Ｇ）に受ける。この制御信号はパルス状の電圧
信号であり、ここではこれをスイッチングパルスと呼
ぶ。制御信号が高電位レベル（Ｈレベル）のとき、すな
わちスイッチングパルスがオン状態のとき、電界効果ト
ランジスタ２４のドレイン（Ｄ）−ソース（Ｓ）間が導
通状態（オン状態）とされ、トランス２６（Ｔ１）の１
次側に電流が流れる。この電流によりトランス２６の２
次側に誘起されるパルス電流は、２次整流回路２８によ
り整流され、電源出力端子３０（Ｖ_OUT）から直流電圧
として出力される。

【００１８】電源出力端子３０の出力電圧は、出力フィ
ードバック回路４０でモニタされる。出力フィードバッ
ク回路４０は、出力電圧に応じたフィードバック電圧を
信号線４２へ出力する。また、出力フィードバック回路
４０は、出力電圧が所定の上限値を超えたことを、例え
ばツェナーダイオードの降伏により検知して、信号線４
４に過電圧検知信号を出力する。

【００１９】パルス幅変調回路２２は、パルス幅変調を
行う市販の集積回路であるパルス幅変調集積回路５０
（ＩＣ１）を主要回路要素として構成される。図におい
てパルス幅変調集積回路５０の各端子に付した１から１
６の番号は、端子番号（ピン番号）である。ＤＴＣ端子
（１番ピン）は、デッドタイムコントロール端子であ
る。ＦＢ１、ＦＢ２端子（２、３番ピン）はフィードバ
ック電圧入力端子である。ＯＣＬ端子（７番ピン）は、
オーバーカレントラッチ端子、一方、ＯＶＬ端子（１２
番ピン）は、オーバーボルテージラッチ端子であり、そ
れぞれ過電流検知信号、過電圧検知信号を入力され、そ
れによりパルス幅変調集積回路５０の動作がラッチされ
る。Ｏｕｔ端子（９番ピン）はスイッチングパルスが出
力される出力端子である。ＯＮ／ＯＦＦ端子（１３番ピ
ン）には、パルス幅変調集積回路５０の動作のオン／オ
フを制御する信号が入力される。Ｖ_REF端子（１４番ピ
ン）からは、一定の基準電圧が出力される。Ｒｔ端子、
Ｃｔ端子（１５、１６番ピン）には、それぞれ抵抗、コ
ンデンサが接続され、パルス幅変調集積回路５０はそれ
らの値により定まる時定数を周期として有する発振信号
を内部生成する。

【００２０】図に示す装置の回路構成では、ＦＢ１端子
には、信号線４２が接続され、出力フィードバック回路
４０からのフィードバック電圧が入力される。また、信
号線４４の過電圧検知信号は、ＯＶＬ端子に入力され
る。

【００２１】本装置には、このほか、可変抵抗回路６０
と装置の全体的な制御を行う制御回路７０が設けられ
る。制御回路７０は、可変抵抗回路６０を制御する可変
抵抗制御部７２を内蔵する。

【００２２】可変抵抗回路６０の抵抗値は、後述するよ
うに制御端子ＳＥＬ１〜ＳＥＬ６へ入力されるパルスに
より制御される。この制御のパルスＳＥＬ１〜ＳＥＬ６
は可変抵抗制御部７２から供給される。端子ＶＤは、パ
ルス幅変調回路２２や可変抵抗回路６０の動作に用いら
れる例えば５Ｖといった一定の電源電圧を供給される。

【００２３】制御回路７０は、パルス幅変調集積回路５
０のオン／オフの制御も行う。具体的には、制御回路７
０から出力されたパルスに応じてフォトカプラＰＣ７の
導通／非導通が制御され、これによりＯＮ／ＯＦＦ端子
に印加される電圧がＶ_REF端子から供給される電圧に応
じたＨレベルとされるか、ＧＮＤ端子から供給される接
地電位（Ｌレベル）とされるかが切り替えられる。

【００２４】次に、図２を用いて本装置の特徴をさらに
詳しく説明する。図２は、パルス幅変調集積回路５０内
で行われるパルス幅変調を説明する各信号波形間の関係
を示すタイミング図である。発振信号８０はすでに述べ
たようにＲｔ端子、Ｃｔ端子に接続される抵抗、コンデ
ンサにより定まる周期を有した三角波、または鋸波であ
る。パルス幅変調は、この発振信号８０と参照電圧との
大小を比較して、この大小関係に応じた矩形パルスであ
るスイッチングパルス８２を生成する。つまり、このス
イッチングパルスは、例えば、発振信号８０が参照電圧
を超えている期間にはＨレベルを有し、発振信号８０が
参照電圧より下回る期間にはＬレベルを有する。

【００２５】最も基本的なスイッチングレギュレータに
おけるパルス幅変調では、参照電圧として、フィードバ
ック電圧８４が用いられる。これにより、出力電圧が高
くなる場合には、フィードバック電圧８４が高くなり、
スイッチングパルスのＨレベル期間が短縮し、Ｌレベル
期間が増大する。逆に、出力電圧が低くなると、スイッ
チングパルスのＨレベル期間が増大し、Ｌレベル期間が
短縮する。

【００２６】電界効果トランジスタ２４は、スイッチン
グパルスがＨレベルの間、導通し、これに対応して、ト
ランス２６での磁束量が所定の時定数で変化し２次整流
回路２８への入力電流が発生する。つまり、電源出力端
子３０に生じる出力電圧は、矩形パルスのＨレベル期間
に基本的に比例して増大する。よって、上述したパルス
幅変調によれば、出力電圧が高くなるほど、それを下げ
る方向にフィードバックがかかり、逆に出力電圧が低い
ほど、それを上げる方向にフィードバックがかかり、そ
の結果、一定の出力電圧が維持されるような制御が実現
される。

【００２７】しかし、ここで留意すべきことは、矩形パ
ルスの幅が拡大すると、トランス２６の磁束が飽和し、
トランス２６の励磁電流が極端に増加し、ＦＥＴやトラ
ンス等を破損させる可能性があるということである。こ
のような問題は、具体的には、フィードバック電圧８４
が発振信号８０の最小電圧以下となり、矩形パルスのＨ
レベルが発振信号８０の複数周期にわたる期間、持続す
る場合に生じる。

【００２８】パルス幅変調集積回路５０に設けられてい
るデッドタイムコントロール（ＤＴＣ）端子は上記問題
を改善するために用意されたものである。このデッドタ
イムコントロール端子にはパルス幅変調集積回路５０の
外部から電圧が供給される。ここではこれをデッドタイ
ム制御電圧と呼ぶ。パルス幅変調集積回路５０は、フィ
ードバック電圧とデッドタイム制御電圧とのいずれか大
きい方を参照電圧として、上述のようなパルス幅変調を
行う。

【００２９】従来、デッドタイム制御電圧８６は、発振
信号の振幅範囲内の一定電圧を設定される。特に、フィ
ードバック制御を行いつつ、その目的である矩形パルス
の分離を実現するため、デッドタイム制御電圧は、出力
電圧が目標電圧８８となったときのフィードバック電圧
以下で、かつ発振信号の振幅の最小電圧よりも大きい電
圧に、従来は設定されていた。通常、目標電圧時のフィ
ードバック電圧は発振信号の振幅の中央付近に位置する
ので、従来においてはたいてい、デッドタイム制御電圧
は発振信号の振幅のおよそ下半分の範囲内の値を有する
一定電圧を設定されていた。これにより、図２に示すご
とく、フィードバック電圧８４が、発振信号８０の最小
電圧より低くなる場合においても、スイッチングパルス
８２の周期を発振信号８０の周期以下にすることがで
き、トランス２６の磁束飽和を避けることができる。

【００３０】本装置では、デッドタイム制御電圧は、抵
抗Ｒ２２、Ｒ２４及び可変抵抗回路６０の抵抗値によっ
て設定される。図３は、可変抵抗回路６０の一例を示す
回路構成図である。この可変抵抗回路６０の動作は後に
詳述するが、可変抵抗回路６０は、一端が接地された抵
抗として機能する。この可変抵抗回路６０が実現する抵
抗をＲ_Vと表す。抵抗Ｒ_Vの他端Ｒ_OUTに抵抗Ｒ２２、Ｒ
２４それぞれの一端が接続され、抵抗Ｒ２４の他端はＧ
ＮＤ端子に接地され、抵抗Ｒ２２の他端は例えば５Ｖと
いった所定の電圧を供給するＶ_REF端子に接続される。
そしてこれら抵抗の接続は電圧Ｖ_REFをそれら抵抗値に
応じて分割し、その分割電圧をデッドタイムコントロー
ル端子に供給する。本装置の回路構成では、抵抗Ｒ２４
とＲＶとが並列接続であり、これらと抵抗Ｒ２２とが直
列に接続されるので、デッドタイム制御電圧Ｖ_DTは次式
で表される。

【００３１】Ｖ_DT＝｛１＋Ｒ₂₂（１／Ｒ_V＋１／Ｒ₂₄）｝^-1Ｖ_REF ＝Ｒ₂₄Ｒ_VＶ_REF／｛Ｒ₂₄Ｒ_V＋Ｒ₂₂（Ｒ_V＋Ｒ₂₄）｝ ………（１）すなわち、これら電源Ｖ_REFとその電圧を分割する抵抗
Ｒ２２、Ｒ２４、Ｒ_OUTとで実現される上記構成が、デ
ッドタイム制御電圧Ｖ_DTを生成するデッドタイム制御回
路として機能する。

【００３２】本装置の大きな特徴の一つは、可変抵抗回
路６０の抵抗値を制御して、デッドタイム制御電圧Ｖ_DT
を変化させ、充電対象である蓄電池の端子電圧が低い場
合に起こりうる過電流を防止する点にある。

【００３３】まず、図３を用いて、可変抵抗回路６０の
構成とその抵抗値Ｒ_Vの制御の仕組みについて説明す
る。可変抵抗回路６０の端子Ｒ_OUTには、６つの抵抗Ｒ
３５〜Ｒ４０が並列に接続される。それらの他端は、そ
れぞれフォトカプラ（抵抗選択スイッチ）ＰＣ１〜ＰＣ
６を介してＧＮＤ端子に接地される。フォトカプラＰＣ
１〜ＰＣ６は、それぞれ、可変抵抗制御部７２からの制
御パルス（スイッチ選択パルス）ＳＥＬ１〜ＳＥＬ６を
受けて、抵抗Ｒ３５〜Ｒ４０のうち当該フォトカプラに
接続されたものの一端とＧＮＤ端子との断続を切り替え
る。例えば、図に示す構成では、制御パルスＳＥＬ１〜
ＳＥＬ６は、フォトカプラをオフ状態とする場合には、
電圧ＶＤに近い正電圧に保たれ、逆にオン状態とする場
合には、フォトカプラ内の発光ダイオードに電流が流れ
るようにＶＤより小さい、例えば負電圧に保たれる。可
変抵抗回路６０の抵抗値Ｒ_Vは、抵抗Ｒ３５〜Ｒ４０の
うち制御パルスにより選択されオン状態とされたものの
合成抵抗である。

【００３４】抵抗Ｒ３５〜Ｒ４０は、各抵抗値を互いに
同じ値として、単にフォトカプラにより選択される抵抗
数に応じて合成抵抗Ｒ_Vを変える構成とすることもでき
る。しかし、この場合、オン状態とするフォトカプラの
異なる組み合わせに対して、同一の合成抵抗が実現され
るので、Ｒ_Vの切り替え可能段階が少ない。より好まし
くは、抵抗Ｒ３５〜Ｒ４０は、フォトカプラによるオン
／オフの異なる組み合わせに対しては、異なるＲ_Vが実
現されるように、それらの抵抗値の組み合わせを定める
のがよい。具体的には、抵抗値の組み合わせに対して上
記（１）式により定まる複数のＲ_Vが、所望の値、所望
のステップ間隔での並びを実現するように設計される。
例えば、各抵抗値が等比的、または等差的な級数を構成
するように定めることもできる。

【００３５】可変抵抗回路６０の抵抗値Ｒ_Vの複数段階
は、（１）式のデッドタイム制御電圧Ｖ_DTが、発振信号
の最小電圧付近から最大電圧付近までの範囲で調整でき
るように定められる。本装置ではこの範囲内に、上記目
標電圧に対応するフィードバック電圧も含まれ、よって
Ｖ_DTをこの目標電圧のフィードバック電圧以上に設定す
ることもできる。

【００３６】さて、装置の出力電圧は、上述したフィー
ドバック電圧に基づいたパルス幅変調により、基本的に
は所定の目標電圧近傍範囲に維持されるはずである。し
かし、上述したように、充電対象である蓄電池の端子電
圧が低い場合や出力端子が短絡しているような場合、負
荷電流が増大して出力電圧が低下することが起こる。こ
の場合に出力電圧の低下をカバーするようにフィードバ
ック制御を行うと、充電装置の定格いっぱいの過電流が
流れることとなり、定電圧回路、蓄電池の破損を生じる
おそれがある。

【００３７】そこで、本装置では、出力電圧が、目標電
圧近傍範囲を外れた所定電圧以下となった場合を、過電
流のおそれがある場合として、その期間でのフィードバ
ック制御を抑制又は緩和する。このフィードバック制御
の抑制又は緩和は、上記可変抵抗回路６０の抵抗値を調
整してデッドタイム制御電圧を引き上げることにより行
われる。例えば、図２に示すように、フィードバック電
圧８４が発振信号８０の最小値以下となる場合には、通
常の単にスイッチングパルス８２のデッドタイムを確保
するという目的で設定されるデッドタイム制御電圧８６
から、より高いデッドタイム制御電圧８６ｂに引き上げ
られる。

【００３８】デッドタイム制御電圧の引き上げにより、
スイッチングパルス８２のパルス幅が短縮されるので、
装置の出力電圧を引き上げようとする作用が弱められ
る。もし、電源出力端子３０が短絡しているならば、出
力電圧は目標電圧へ上昇しないので、デッドタイム制御
電圧８６ｂは高いままに維持し、フィードバック制御を
行わない。

【００３９】一方、蓄電池の端子電圧が低いために出力
電圧が低下する場合には、デッドタイム制御電圧の引き
上げによりスイッチングパルス８２のパルス幅が短縮さ
れるため、通常のフィードバック制御よりも緩やかな上
昇速度とはなるが、端子電圧は上昇する。端子電圧の上
昇とともに負荷電流も低減するので、この場合には、デ
ッドタイム制御電圧８６ｂを次第に下げ、最終的には、
従来同様のデッドタイム制御電圧８６まで戻す。

【００４０】このように従来のデッドタイム確保のため
のデッドタイム制御電圧の印加の仕方と異なり、目標電
圧相当のレベルを超え、発振信号８０の振幅の高い範囲
までデッドタイム制御電圧８６ｂを変化可能とすること
で、スイッチングパルス８２のパルス幅を十分に狭く調
整することが可能となり、過電流抑制の高い効果を実現
することができる。

【００４１】本装置のデッドタイム制御電圧８６ｂの調
整は、制御回路７０により行われる。制御回路７０は、
例えば、中央演算装置（Micro Processing Unit：ＭＰ
Ｕ）を内蔵し動作をプログラム制御されるコンピュータ
等の装置によって構成することができる。本装置は、電
源出力端子３０に流れる電流量を検知する電流検知回路
（図示せず）を有する。制御回路７０は、この電流検知
回路の出力に基づいて充電対象の端子電圧を検知する。
可変抵抗制御部７２は、出力フィードバック回路４０か
らフィードバック電圧を受け、これと端子電圧との差に
応じて、可変抵抗回路６０の抵抗値Ｒ_Vを切り替える。
具体的には、差が大きいほどＲ_Vを大きくする抵抗Ｒ３
５〜Ｒ４０の組み合わせを選択し、その組み合わせをオ
ン状態とする制御パルスＳＥＬ１〜ＳＥＬ６を可変抵抗
回路６０に送出して、（１）式で表されるＶ_DTを高く設
定する。

【００４２】なお、上述の可変抵抗回路６０において合
成抵抗を構成する抵抗を選択する手段としてフォトカプ
ラを用いたが、代わりに他のスイッチ、リレー、トラン
ジスタ等の素子を用いてもよい。また、可変抵抗回路６
０における抵抗の並列数は、上記例で示した６に限られ
ない。

【００４３】さらに、抵抗は並列に接続されなくてもよ
く、例えば直列接続された抵抗の間にスイッチ手段を設
けて、そのスイッチ手段のいずれかを操作してその直列
接続の途中から接地させることにより、合成抵抗Ｒ_Vを
切り替える構成としたり、スイッチ手段を用いて、直列
接続の途中の一部の抵抗をバイパスするように切り替え
る構成としたり、その他、並列、直列が混合されたよう
な構成とすることも可能である。

【００４４】

【発明の効果】本発明の充電装置によれば、パルス幅変
調用の集積回路等にデッドタイム制御用に用意された端
子を用い、負荷電流の増大により装置の出力電圧が低下
している場合には、従来と異なり、一時的にフィードバ
ックを犠牲にしてでも高いデッドタイム制御電圧を印加
し、スイッチングパルスのパルス幅が短縮される。その
際、デッドタイム制御電圧は、可変抵抗回路における抵
抗の例えば並列接続といった組み合わせをスイッチによ
り選択し、その合成抵抗を複数段階に切り替えることに
より、出力電圧と充電対象の端子電圧として表れる充電
レベルとの差に応じた適切な値を設定することができ
る。これにより出力電圧のフィードバック制御とのバラ
ンスを図りつつ、過電流を抑制することができる効果が
得られる。また、デッドタイム制御電圧を調整する可変
抵抗回路は基本的に抵抗とスイッチ等の切り替え素子と
で構成されるので、構成が簡単であるという効果もあ
る。

【図面の簡単な説明】

【図１】本発明の実施形態である蓄電池充電装置の概
略の回路構成図である。

【図２】パルス幅変調集積回路内で行われるパルス幅
変調を説明する各信号波形間の関係を示すタイミング図
である。

【図３】可変抵抗回路の一例を示す回路構成図であ
る。

【図４】従来のパワートランジスタを用いた充電装置
の一例の回路構成図である。

【符号の説明】

２電源入力端子、４入力フィルタ回路、８平滑コ
ンデンサ、２２パルス幅変調回路、２４電界効果ト
ランジスタ、２６トランス、２８２次整流回路、３
０電源出力端子、４０出力フィードバック回路、５
０パルス幅変調集積回路、６０可変抵抗回路、７０
制御回路、７２可変抵抗制御部、８０発振信号、
８２スイッチングパルス、８４フィードバック電
圧、８６デッドタイム制御電圧。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 7/00 - 7/12 H02J 7/34 - 7/36 H02H 7/18 H02M 3/00 - 3/44

Claims

(57)【特許請求の範囲】

【請求項１】所定周期の発振信号の電圧に対する参照
電圧の大小関係に基づいてパルス幅変調されたスイッチ
ングパルスを生成し、前記スイッチングパルスに応じた
出力電圧を生成するスイッチングレギュレータであっ
て、前記参照電圧には装置の出力電圧に応じたフィード
バック電圧と、前記発振信号の最小電圧以上に設定され
るデッドタイム制御電圧とのうちいずれか大きい方が選
択され、前記出力電圧を目標電圧に保つようにフィード
バック制御される充電装置において、前記デッドタイム制御電圧を可変に設定でき、前記フィ
ードバック電圧が所定電圧以下である場合には、前記目
標電圧へ向けての前記出力電圧の上昇を抑制又は緩和す
るように前記デッドタイム制御電圧を調整するデッドタ
イム制御回路を有することを特徴とする充電装置。
【請求項２】請求項１記載の充電装置において、充電
対象の充電レベルを検知する充電レベル検知手段を有
し、前記デッドタイム制御回路は、前記デッドタイム制御電
圧を現在の前記出力電圧と前記充電レベルとの電圧差に
応じた電圧とすること、を特徴とする充電装置。
【請求項３】請求項１又は請求項２に記載の充電装置
において、前記デッドタイム制御回路は、抵抗値を可変に設定できる可変抵抗回路を含み、前記可変抵抗回路の抵抗値を変化させることによって前
記デッドタイム制御電圧を変化させること、を特徴とする充電装置。
【請求項４】請求項３記載の充電装置において、前記可変抵抗回路は、複数の抵抗素子と、前記各抵抗素子ごとに設けられ、スイッチ選択パルスを
受けて当該抵抗素子を導通可能とする複数の抵抗選択ス
イッチと、を含み、前記スイッチ選択パルスにより選択される前記抵抗素子
の組み合わせに応じて前記抵抗値を複数段階に切り替え
ることができること、を特徴とする充電装置。
【請求項５】請求項４記載の充電装置において、前記可変抵抗回路の前記複数の抵抗素子は、互いに並列
に接続されること、を特徴とする充電装置。
【請求項６】請求項４記載の充電装置において、前記デッドタイム制御回路は、所望の前記デッドタイム
制御電圧に応じて、導通可能とする前記抵抗素子の組み
合わせを選択し、当該組み合わせに含まれる前記抵抗素
子にそれぞれ対応する前記抵抗選択スイッチに対する前
記スイッチ選択パルスを生成する可変抵抗制御部を含む
こと、を特徴とする充電装置。