JP3402107B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3402107B2 JP3402107B2 JP03860197A JP3860197A JP3402107B2 JP 3402107 B2 JP3402107 B2 JP 3402107B2 JP 03860197 A JP03860197 A JP 03860197A JP 3860197 A JP3860197 A JP 3860197A JP 3402107 B2 JP3402107 B2 JP 3402107B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、互いに並列接続さ
れた複数のスイッチング電源を用いて負荷を駆動する電
源装置に関し、特に各スイッチング電源が２次側出力電
流を均等に分担するように制御する制御機能を備えた電
源装置に関する。
れた複数のスイッチング電源を用いて負荷を駆動する電
源装置に関し、特に各スイッチング電源が２次側出力電
流を均等に分担するように制御する制御機能を備えた電
源装置に関する。
【０００２】
【従来の技術】図３は、２台のスイッチング電源ＤＣ
１，ＤＣ２を用いて並列運転を行う従来の電源装置のブ
ロック図である。スイッチング電源ＤＣ１，ＤＣ２は、
メイントランス１の１次側に交流電源ＡＣからの交流電
圧を平滑する１次側平滑回路２、１次側平滑回路２の出
力電圧をオン／オフ切り換えするスイッチング素子３が
接続されている。また、メイントランス１の２次側には
２次側平滑回路４、電流検出抵抗器５、電圧検出抵抗器
６が接続され、さらに負荷ＲＤが接続されている。
１，ＤＣ２を用いて並列運転を行う従来の電源装置のブ
ロック図である。スイッチング電源ＤＣ１，ＤＣ２は、
メイントランス１の１次側に交流電源ＡＣからの交流電
圧を平滑する１次側平滑回路２、１次側平滑回路２の出
力電圧をオン／オフ切り換えするスイッチング素子３が
接続されている。また、メイントランス１の２次側には
２次側平滑回路４、電流検出抵抗器５、電圧検出抵抗器
６が接続され、さらに負荷ＲＤが接続されている。
【０００３】また、電流検出抵抗器５で検出した検出電
流を基準電流と比較する電流比較回路７、電圧検出抵抗
器６で検出した検出電圧を基準電圧と比較する電圧比較
回路８、この２つの比較回路７，８の出力を加算する加
算回路９、加算回路９の出力に基づいてスイッチング素
子３のオン／オフ時間を制御し、出力電圧を調整するパ
ルス幅制御回路１０を備える。基準電流としては、各ス
イッチング電源の２次側出力電流の平均値または全スイ
ッチング電源の中の最大値が基準電流信号ライン１１を
介して供給される。
流を基準電流と比較する電流比較回路７、電圧検出抵抗
器６で検出した検出電圧を基準電圧と比較する電圧比較
回路８、この２つの比較回路７，８の出力を加算する加
算回路９、加算回路９の出力に基づいてスイッチング素
子３のオン／オフ時間を制御し、出力電圧を調整するパ
ルス幅制御回路１０を備える。基準電流としては、各ス
イッチング電源の２次側出力電流の平均値または全スイ
ッチング電源の中の最大値が基準電流信号ライン１１を
介して供給される。
【０００４】この構成において、各スイッチング電源Ｄ
Ｃ１，ＤＣ２では、電圧検出抵抗器６で検出した検出電
圧と基準電圧とを電圧比較回路８で比較し、その比較結
果を加算回路９を介してパルス幅制御回路１０に出力す
る。パルス幅制御回路１０はこの比較結果を受けて電圧
比較回路８の出力がゼロになるようにスイッチング素子
３のオン／オフ時間を制御し、出力電圧を一定電圧に安
定化させる。
Ｃ１，ＤＣ２では、電圧検出抵抗器６で検出した検出電
圧と基準電圧とを電圧比較回路８で比較し、その比較結
果を加算回路９を介してパルス幅制御回路１０に出力す
る。パルス幅制御回路１０はこの比較結果を受けて電圧
比較回路８の出力がゼロになるようにスイッチング素子
３のオン／オフ時間を制御し、出力電圧を一定電圧に安
定化させる。
【０００５】また、各スイッチング電源ＤＣ１，ＤＣ２
では、電流検出抵抗器５で検出した検出電流と基準電流
とを電流比較回路７で比較し、その比較結果を加算回路
９を介してパルス幅制御回路１０に出力する。パルス幅
制御回路１０はこの比較結果を受けて電流比較回路７の
出力がゼロになるようにスイッチング素子３のオン／オ
フ時間を制御し、２次側出力電流を基準電流に一致させ
る。
では、電流検出抵抗器５で検出した検出電流と基準電流
とを電流比較回路７で比較し、その比較結果を加算回路
９を介してパルス幅制御回路１０に出力する。パルス幅
制御回路１０はこの比較結果を受けて電流比較回路７の
出力がゼロになるようにスイッチング素子３のオン／オ
フ時間を制御し、２次側出力電流を基準電流に一致させ
る。
【０００６】この制御によって、各スイッチング電源Ｄ
Ｃ１，ＤＣ２が均等に負荷を分担することを実現してい
る。これにより、同一仕様で製造された各スイッチング
電源であっても、部品のバラツキや内部損失の違いなど
によって出力電圧にバラツキが生じ、少しでも出力電圧
の高いスイッチング電源から優先的に負荷へ電流が供給
され、そのスイッチング電源の稼働率のみが上がり、そ
のスイッチング電源の寿命によって装置全体の寿命およ
び信頼性が規定されてしまうのを防ぐようにしている。
Ｃ１，ＤＣ２が均等に負荷を分担することを実現してい
る。これにより、同一仕様で製造された各スイッチング
電源であっても、部品のバラツキや内部損失の違いなど
によって出力電圧にバラツキが生じ、少しでも出力電圧
の高いスイッチング電源から優先的に負荷へ電流が供給
され、そのスイッチング電源の稼働率のみが上がり、そ
のスイッチング電源の寿命によって装置全体の寿命およ
び信頼性が規定されてしまうのを防ぐようにしている。
【０００７】
【発明が解決しようとする課題】このような従来技術に
おいては、電圧によるフィードバック制御と電流による
フィードバック制御とが同じ重みをもって行われるた
め、負荷の変動により２次側出力電流が急激に変化した
場合は、２次側出力電流を均衡に保つように制御するた
め、出力電圧の方が一時的に不安定になってしまう。出
力電圧が不安定になると電源に接続された機器に悪影響
を及ぼし、電源の信頼性（出力安定性）が低下する。
おいては、電圧によるフィードバック制御と電流による
フィードバック制御とが同じ重みをもって行われるた
め、負荷の変動により２次側出力電流が急激に変化した
場合は、２次側出力電流を均衡に保つように制御するた
め、出力電圧の方が一時的に不安定になってしまう。出
力電圧が不安定になると電源に接続された機器に悪影響
を及ぼし、電源の信頼性（出力安定性）が低下する。
【０００８】本発明は、このような従来の課題を解決す
るためになされたもので、スイッチング電源の並列運転
時に、各スイッチング電源から負荷へ供給する２次側出
力電流の均衡を保つためにフィードバック制御する際
に、各スイッチング電源の出力電圧に与える影響を少な
くして制御することを目的とする。
るためになされたもので、スイッチング電源の並列運転
時に、各スイッチング電源から負荷へ供給する２次側出
力電流の均衡を保つためにフィードバック制御する際
に、各スイッチング電源の出力電圧に与える影響を少な
くして制御することを目的とする。
【０００９】
【課題を解決するための手段】本発明の請求項１記載の
発明は、負荷に対して複数のスイッチング電源が並列接
続された電源装置において、スイッチング電源は、２次
側出力電流を検出する電流検出回路と、出力電圧を検出
する電圧検出回路と、検出した２次側出力電流を基準電
流と比較する電流比較回路と、検出した出力電圧を基準
電圧と比較する電圧比較回路と、電流比較回路の出力を
一定値以下に制限する振幅制限回路と、電圧比較回路の
出力および振幅制限回路の出力を加算する加算回路と、
加算回路の出力に基づきスイッチング時間を制御して出
力電圧を調整する制御回路とを備える。
発明は、負荷に対して複数のスイッチング電源が並列接
続された電源装置において、スイッチング電源は、２次
側出力電流を検出する電流検出回路と、出力電圧を検出
する電圧検出回路と、検出した２次側出力電流を基準電
流と比較する電流比較回路と、検出した出力電圧を基準
電圧と比較する電圧比較回路と、電流比較回路の出力を
一定値以下に制限する振幅制限回路と、電圧比較回路の
出力および振幅制限回路の出力を加算する加算回路と、
加算回路の出力に基づきスイッチング時間を制御して出
力電圧を調整する制御回路とを備える。
【００１０】本発明の請求項２記載の発明は、負荷に対
して複数のスイッチング電源が並列接続された電源装置
において、スイッチング電源は、２次側出力電流を検出
する電流検出回路と、出力電圧を検出する電圧検出回路
と、検出した２次側出力電流を基準電流と比較する電流
比較回路と、検出した出力電圧を基準電圧と比較する電
圧比較回路と、電流比較回路の出力を遅延する位相遅延
回路と、電圧比較回路の出力および振幅制限回路の出力
を加算する加算回路と、加算回路の出力に基づきスイッ
チング時間を制御して出力電圧を調整する制御回路とを
備える。
して複数のスイッチング電源が並列接続された電源装置
において、スイッチング電源は、２次側出力電流を検出
する電流検出回路と、出力電圧を検出する電圧検出回路
と、検出した２次側出力電流を基準電流と比較する電流
比較回路と、検出した出力電圧を基準電圧と比較する電
圧比較回路と、電流比較回路の出力を遅延する位相遅延
回路と、電圧比較回路の出力および振幅制限回路の出力
を加算する加算回路と、加算回路の出力に基づきスイッ
チング時間を制御して出力電圧を調整する制御回路とを
備える。
【００１１】本発明の請求項３記載の発明は、請求項１
または２記載の発明において、電流検出回路は、スイッ
チング電源を構成するメイントランスの１次側もしくは
２次側の巻線間またはメイントランスに新たに設置した
巻線間に設けた平滑回路からなり、平滑回路の発生電圧
がメイントランスの伝達エネルギー量に比例することを
利用して２次側出力電流を検出する。
または２記載の発明において、電流検出回路は、スイッ
チング電源を構成するメイントランスの１次側もしくは
２次側の巻線間またはメイントランスに新たに設置した
巻線間に設けた平滑回路からなり、平滑回路の発生電圧
がメイントランスの伝達エネルギー量に比例することを
利用して２次側出力電流を検出する。
【００１２】本発明によれば、２次側出力電流の急激な
変動によるフィードバック制御を、振幅制限回路または
位相遅延回路によって抑制することによって、出力電圧
に与える影響を少なくして２次側出力電流を安定させる
ようにしている。また、２次側出力電流の検出に平滑回
路を用いることによって、電源本体を小型に保ったま
ま、低損失で線形性のよい２次側出力電流の検出を行う
ようにしている。
変動によるフィードバック制御を、振幅制限回路または
位相遅延回路によって抑制することによって、出力電圧
に与える影響を少なくして２次側出力電流を安定させる
ようにしている。また、２次側出力電流の検出に平滑回
路を用いることによって、電源本体を小型に保ったま
ま、低損失で線形性のよい２次側出力電流の検出を行う
ようにしている。
【００１３】
【発明の実施の形態】図１は、本発明による電源装置の
一実施の形態を示すブロック図で、前述の図３に示す構
成要素と同一の構成要素については同一符号を付して説
明する。本実施の形態による電源装置は、電流比較回路
７と加算回路９との間に振幅制限回路としてリミッタ回
路１２を設けた点を除き、前述の図３に示す構成と同一
の構成を有している。
一実施の形態を示すブロック図で、前述の図３に示す構
成要素と同一の構成要素については同一符号を付して説
明する。本実施の形態による電源装置は、電流比較回路
７と加算回路９との間に振幅制限回路としてリミッタ回
路１２を設けた点を除き、前述の図３に示す構成と同一
の構成を有している。
【００１４】すなわち、スイッチング電源ＤＣ１，ＤＣ
２は、メイントランス１を有し、その１次側には、交流
電源ＡＣからの交流電圧を平滑する１次側平滑回路２、
１次側平滑回路２の出力電圧をオン／オフ切り換えする
スイッチング素子３が接続されている。また、メイント
ランス１の２次側には、２次側平滑回路４、電流検出抵
抗器５、電圧検出抵抗器６が接続され、さらに負荷ＲＤ
が接続されている。
２は、メイントランス１を有し、その１次側には、交流
電源ＡＣからの交流電圧を平滑する１次側平滑回路２、
１次側平滑回路２の出力電圧をオン／オフ切り換えする
スイッチング素子３が接続されている。また、メイント
ランス１の２次側には、２次側平滑回路４、電流検出抵
抗器５、電圧検出抵抗器６が接続され、さらに負荷ＲＤ
が接続されている。
【００１５】また、電流検出抵抗器５で検出した検出電
流を基準電流と比較する電流比較回路７、電圧検出抵抗
器６で検出した検出電圧を基準電圧と比較する電圧比較
回路８、電流比較回路７の出力信号幅を制限するリミッ
タ回路１２、電圧比較回路８の出力とリミッタ回路１２
の出力とを加算する加算回路９、加算回路９の出力に基
づいてスイッチング素子３のオン／オフ時間を制御し、
出力電圧を調整するパルス幅制御回路１０を備える。
流を基準電流と比較する電流比較回路７、電圧検出抵抗
器６で検出した検出電圧を基準電圧と比較する電圧比較
回路８、電流比較回路７の出力信号幅を制限するリミッ
タ回路１２、電圧比較回路８の出力とリミッタ回路１２
の出力とを加算する加算回路９、加算回路９の出力に基
づいてスイッチング素子３のオン／オフ時間を制御し、
出力電圧を調整するパルス幅制御回路１０を備える。
【００１６】本実施の形態において、電流比較回路７の
出力が一定値を超えた場合は、リミッタ回路１２によっ
て一定値に制限する。これによって、２次側出力電流の
急激な変化によるフィードバック制御を抑制し、２次側
出力電流の制御感度が仮に一時的に劣化しても、出力電
圧の安定を図るようにしている。
出力が一定値を超えた場合は、リミッタ回路１２によっ
て一定値に制限する。これによって、２次側出力電流の
急激な変化によるフィードバック制御を抑制し、２次側
出力電流の制御感度が仮に一時的に劣化しても、出力電
圧の安定を図るようにしている。
【００１７】また、リミッタ回路１２に代えて位相遅延
回路を設けても同様な効果が得られる。この場合は、信
号の変動幅を制限するというよりも、急激な２次側出力
電流の変動を滑らかな変動に変換してフィードバック制
御を行うことにより、出力電圧に与える影響を少なくし
て２次側出力電流を制御するようにしている。
回路を設けても同様な効果が得られる。この場合は、信
号の変動幅を制限するというよりも、急激な２次側出力
電流の変動を滑らかな変動に変換してフィードバック制
御を行うことにより、出力電圧に与える影響を少なくし
て２次側出力電流を制御するようにしている。
【００１８】図２は、本発明の他の実施の形態を示すブ
ロック図で、スイッチング電源ＤＣ１のみを代表して示
し、同一構成のスイッチング電源ＤＣ２は省略してい
る。本実施の形態は、２次側出力電流の検出を、電流検
出抵抗器５に代えて平滑回路構成の電流検出回路１５に
よって行うように構成している。その他の構成は、前述
の実施の形態と同様である。
ロック図で、スイッチング電源ＤＣ１のみを代表して示
し、同一構成のスイッチング電源ＤＣ２は省略してい
る。本実施の形態は、２次側出力電流の検出を、電流検
出抵抗器５に代えて平滑回路構成の電流検出回路１５に
よって行うように構成している。その他の構成は、前述
の実施の形態と同様である。
【００１９】本実施の形態における電流検出回路１５
は、メイントランス１に新たな巻線を追加し、その巻線
間に平滑回路構成の電流検出回路１５を設け、平滑回路
の発生電圧がトランスの伝達エネルギー量に比例するこ
とを利用して電源の２次側出力電流を検出するようにし
ている。
は、メイントランス１に新たな巻線を追加し、その巻線
間に平滑回路構成の電流検出回路１５を設け、平滑回路
の発生電圧がトランスの伝達エネルギー量に比例するこ
とを利用して電源の２次側出力電流を検出するようにし
ている。
【００２０】この電流検出回路１５を用いると、電流検
出抵抗器５に比べて損失が少なく、またカレントトラン
スに比べて線形性がよいので、電源本体を小型に保った
まま低損失で線形性のよい検出が行える。なお、メイン
トランス１に新たな巻線を追加せずに、メイントランス
１の１次側または２次側の巻線間に電流検出回路１５を
設けるようにしてもよい。
出抵抗器５に比べて損失が少なく、またカレントトラン
スに比べて線形性がよいので、電源本体を小型に保った
まま低損失で線形性のよい検出が行える。なお、メイン
トランス１に新たな巻線を追加せずに、メイントランス
１の１次側または２次側の巻線間に電流検出回路１５を
設けるようにしてもよい。
【００２１】
【発明の効果】本発明によれば、電流比較回路の出力側
にリミッタ回路または位相遅延回路を設け、２次側出力
電流の急激な変動によるフィードバック制御を抑制する
ようにしたので、出力電圧に与える影響を少なくして２
次側出力電流を安定化させることができ、電源の信頼性
を高めることができる。また、２次側出力電流の検出に
平滑回路を用いることによって、電源本体を小型に保っ
たまま、低損失で線形性のよい２次側出力電流の検出が
行える。
にリミッタ回路または位相遅延回路を設け、２次側出力
電流の急激な変動によるフィードバック制御を抑制する
ようにしたので、出力電圧に与える影響を少なくして２
次側出力電流を安定化させることができ、電源の信頼性
を高めることができる。また、２次側出力電流の検出に
平滑回路を用いることによって、電源本体を小型に保っ
たまま、低損失で線形性のよい２次側出力電流の検出が
行える。
【図１】本発明の一実施の形態を示すブロック図であ
る。
る。
【図２】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図３】従来の電源装置の構成を示すブロック図であ
る。
る。
１ メイントランス
２ １次側平滑回路
３ スイッチング素子
４ ２次側平滑回路
５ 電流検出抵抗器
６ 電圧検出抵抗器
７ 電流比較回路
８ 電圧比較回路
９ 加算回路
１０ パルス幅制御回路
１１ 基準電流信号ライン
１２ リミッタ回路
１５ 電流検出回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02J 3/38
Claims (3)
- 【請求項１】 負荷に対して複数のスイッチング電源が
並列接続された電源装置において、 前記スイッチング電源は、２次側出力電流を検出する電
流検出回路、出力電圧を検出する電圧検出回路、検出し
た２次側出力電流を基準電流と比較する電流比較回路、
検出した出力電圧を基準電圧と比較する電圧比較回路、
前記電流比較回路の出力を一定値以下に制限する振幅制
限回路、前記電圧比較回路の出力および前記振幅制限回
路の出力を加算する加算回路、前記加算回路の出力に基
づきスイッチング時間を制御して出力電圧を調整する制
御回路を備えることを特徴とする電源装置。 - 【請求項２】 負荷に対して複数のスイッチング電源が
並列接続された電源装置において、 前記スイッチング電源は、２次側出力電流を検出する電
流検出回路、出力電圧を検出する電圧検出回路、検出し
た２次側出力電流を基準電流と比較する電流比較回路、
検出した出力電圧を基準電圧と比較する電圧比較回路、
前記電流比較回路の出力を遅延する位相遅延回路、前記
電圧比較回路の出力および前記振幅制限回路の出力を加
算する加算回路、前記加算回路の出力に基づきスイッチ
ング時間を制御して出力電圧を調整する制御回路を備え
ることを特徴とする電源装置。 - 【請求項３】 前記電流検出回路は、スイッチング電源
を構成するメイントランスの１次側もしくは２次側の巻
線間またはメイントランスに新たに設置した巻線間に設
けた平滑回路からなり、前記平滑回路の発生電圧が前記
メイントランスの伝達エネルギー量に比例することを利
用して２次側出力電流を検出することを特徴とする請求
項１または２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03860197A JP3402107B2 (ja) | 1997-02-07 | 1997-02-07 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03860197A JP3402107B2 (ja) | 1997-02-07 | 1997-02-07 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10225125A JPH10225125A (ja) | 1998-08-21 |
| JP3402107B2 true JP3402107B2 (ja) | 2003-04-28 |
Family
ID=12529804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03860197A Expired - Fee Related JP3402107B2 (ja) | 1997-02-07 | 1997-02-07 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402107B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010035112B4 (de) | 2010-08-23 | 2018-06-14 | Fujitsu Ltd. | Regelschaltung für ein Hilfsnetzteil und Netzteilanordnung |
| CN110389357B (zh) * | 2018-04-19 | 2023-06-02 | 韩商未来股份有限公司 | 使用具有被摄体眼睛保护功能的光源的相机 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681502B2 (ja) * | 1988-07-14 | 1994-10-12 | 富士通電装株式会社 | 並列運転保護回路 |
| JPH0265666A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | スイッチング電源 |
| JPH08214548A (ja) * | 1995-02-03 | 1996-08-20 | Yokogawa Electric Corp | スイッチング電源の並列運転装置 |
-
1997
- 1997-02-07 JP JP03860197A patent/JP3402107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10225125A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8437154B2 (en) | Method and apparatus for varying a duty cycle of a power supply controller responsive to multiple linear functions over a range of values of a feedforward signal | |
| US5297014A (en) | Switching DC power supply apparatus | |
| US4272805A (en) | Switching regulator provided with charge-discharge circuit having overcurrent protecting function and soft-start function | |
| JPS5852430B2 (ja) | コンバ−タカイロ | |
| US6900623B2 (en) | Power supply having multi-vector error amplifier for power factor correction | |
| US6141232A (en) | Fixed frequency flyback converter | |
| JP2607648B2 (ja) | 電力変換装置 | |
| US4931918A (en) | Ringing choke converter | |
| JP3402107B2 (ja) | 電源装置 | |
| JPS5928159B2 (ja) | 励磁調整装置 | |
| JPH10225126A (ja) | 電源装置 | |
| JP3470456B2 (ja) | 有効・無効電力調整用自励式インバータの制御回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP3145442B2 (ja) | スイッチング式直流電源装置 | |
| JPH06245376A (ja) | 電源装置 | |
| JPS6216066A (ja) | 電力変換装置の出力垂下方法 | |
| JP3490566B2 (ja) | 電源装置 | |
| JP2716290B2 (ja) | 電源回路 | |
| JPH0534235Y2 (ja) | ||
| JPH1052041A (ja) | 電源回路 | |
| JP2000253657A (ja) | スイッチング電源装置及びその制御方法 | |
| JPH0145272Y2 (ja) | ||
| JPH0591741A (ja) | 多出力スイツチング電源 | |
| JPH0681508B2 (ja) | スイッチングレギュレータ | |
| JPH08317649A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |