JPH0534235Y2 - - Google Patents
Info
- Publication number
- JPH0534235Y2 JPH0534235Y2 JP8735887U JP8735887U JPH0534235Y2 JP H0534235 Y2 JPH0534235 Y2 JP H0534235Y2 JP 8735887 U JP8735887 U JP 8735887U JP 8735887 U JP8735887 U JP 8735887U JP H0534235 Y2 JPH0534235 Y2 JP H0534235Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- voltage dividing
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案はトランス絶縁型定電流コンバータの電
圧不平衡検出回路に関し、特に正、負出力のう
ち、片線地絡障害が発生した場合の２次障害発生
を防ぐための出力電圧不平衡検出回路に関する。
圧不平衡検出回路に関し、特に正、負出力のう
ち、片線地絡障害が発生した場合の２次障害発生
を防ぐための出力電圧不平衡検出回路に関する。
（従来の技術）
従来、トランス絶縁型定電流コンバータは、第
３図に示すように、トランスによつて入力側と出
力側が絶縁されたDC−DCコンバータ１の出力と
負荷５の間に挿入された出力電流検出回路２の出
力を誤差増幅回路３において基準電圧と比較し、
その差を増幅して誤差信号として光結合素子４を
介しDC―DCコンバータ１へ帰還している。この
帰還された誤差信号によつてコンバータのスイツ
チング動作を制御し、直流入力電源Eiを安定な定
電流に変換し、その正および負出力とアース間を
それぞれ抵抗値の等しい抵抗器R7，R8で接地し、
アースに対し正と負の出力を得ている。
３図に示すように、トランスによつて入力側と出
力側が絶縁されたDC−DCコンバータ１の出力と
負荷５の間に挿入された出力電流検出回路２の出
力を誤差増幅回路３において基準電圧と比較し、
その差を増幅して誤差信号として光結合素子４を
介しDC―DCコンバータ１へ帰還している。この
帰還された誤差信号によつてコンバータのスイツ
チング動作を制御し、直流入力電源Eiを安定な定
電流に変換し、その正および負出力とアース間を
それぞれ抵抗値の等しい抵抗器R7，R8で接地し、
アースに対し正と負の出力を得ている。
（考案が解決しようとする問題点）
上述した従来のトランス絶縁型定電流コンバー
タは、出力の線間電圧がV0のとき、正、負の出
力はそれぞれプラスV0／２およびマイナスV0／
２となつているが、片線地絡障害が発生した場
合、他方の出力は絶対値でV0まで上昇し、特に
電圧が高い場合は、２次障害が発生するおそれが
ある。
タは、出力の線間電圧がV0のとき、正、負の出
力はそれぞれプラスV0／２およびマイナスV0／
２となつているが、片線地絡障害が発生した場
合、他方の出力は絶対値でV0まで上昇し、特に
電圧が高い場合は、２次障害が発生するおそれが
ある。
このような障害を防ぐ方法としては、前記接地
抵抗R7，R8のそれぞれの両端に最大線間出力電
圧の1/2よりやや高めのツエーナ電圧値の定電圧
ダイオードを並列接続してもよいが、これには相
当容量の大きい定電圧ダイオードを使用しなけら
ばならないという欠点がある。
抵抗R7，R8のそれぞれの両端に最大線間出力電
圧の1/2よりやや高めのツエーナ電圧値の定電圧
ダイオードを並列接続してもよいが、これには相
当容量の大きい定電圧ダイオードを使用しなけら
ばならないという欠点がある。
本考案の目的は、このような欠点を解消し、正
負出力電圧の不平衡を検出して正あるいは負の出
力を抑制するよう制御する定電流コンバータの電
圧不平衡検出回路を提供することにある。
負出力電圧の不平衡を検出して正あるいは負の出
力を抑制するよう制御する定電流コンバータの電
圧不平衡検出回路を提供することにある。
（問題点を解決するための手段）
前記の目的を達成するため、本考案による定電
流コンバータの電圧不平衡検出回路は、出力電流
検出回路２、誤差増幅回路３、光結合素子４によ
つて構成される安定化帰還回路を有し、直流入力
電源Eiを受電して負荷５に定電流を供給するトラ
ンス絶縁型定電流コンバータにおいて、正出力と
正出力端子の間に第１の抵抗器R5を挿入し、負
出力と負出力端子の間に第２の抵抗器R6を挿入
し、前記正出力とアース間に第１の分圧抵抗R1
とR2を接続し、前記負出力とアース間に第２の
分圧抵抗R3とR4を接続し、第１のトランジスタ
Q1のベースを第１の分圧抵抗R3とR4の分圧点に
接続し、第１のトランジスタQ1のエミツタを第
１の定電圧ダイオードD1を介して前記正出力端
子に接続し、第２のトランジスタQ2のベースを
第２の分圧抵抗R3とR4の分圧点に接続し、第２
のトランジスタQ2のエミツタを第２の定電圧ダ
イオードD2を介して前記負出力端子に接続し、
第１のトランジスタQ1のコレクタと第２のトラ
ンジスタQ2のコレクタを接続し、その接続点を
全波整流回路D3の入力の一端に接続し、全波整
流回路D3の入力の他端をアースに接続し、全波
整流回路D3の正負の出力を入力とする光結合素
子６の出力を、前記安定化帰還回路の光結合素子
４の出力に並列に接続した回路構成とする。
流コンバータの電圧不平衡検出回路は、出力電流
検出回路２、誤差増幅回路３、光結合素子４によ
つて構成される安定化帰還回路を有し、直流入力
電源Eiを受電して負荷５に定電流を供給するトラ
ンス絶縁型定電流コンバータにおいて、正出力と
正出力端子の間に第１の抵抗器R5を挿入し、負
出力と負出力端子の間に第２の抵抗器R6を挿入
し、前記正出力とアース間に第１の分圧抵抗R1
とR2を接続し、前記負出力とアース間に第２の
分圧抵抗R3とR4を接続し、第１のトランジスタ
Q1のベースを第１の分圧抵抗R3とR4の分圧点に
接続し、第１のトランジスタQ1のエミツタを第
１の定電圧ダイオードD1を介して前記正出力端
子に接続し、第２のトランジスタQ2のベースを
第２の分圧抵抗R3とR4の分圧点に接続し、第２
のトランジスタQ2のエミツタを第２の定電圧ダ
イオードD2を介して前記負出力端子に接続し、
第１のトランジスタQ1のコレクタと第２のトラ
ンジスタQ2のコレクタを接続し、その接続点を
全波整流回路D3の入力の一端に接続し、全波整
流回路D3の入力の他端をアースに接続し、全波
整流回路D3の正負の出力を入力とする光結合素
子６の出力を、前記安定化帰還回路の光結合素子
４の出力に並列に接続した回路構成とする。
（実施例）
次に本考案の実施例について図面を参照して詳
しく説明する。
しく説明する。
第１図は、本考案に一実施例を示す回路図であ
る。
る。
第１図に示すように、直流電源Eiを入力して安
定化した出力に変換するトランス絶縁型のDC−
DCコンバータ１の正出力は第１の抵抗器R5を介
して正出力端子T1に接続されている。またDC−
DCコンバータ１の負出力は出力電流検出回路２
および第２の抵抗器R6を介して負出力端子T2に
接続されている。
定化した出力に変換するトランス絶縁型のDC−
DCコンバータ１の正出力は第１の抵抗器R5を介
して正出力端子T1に接続されている。またDC−
DCコンバータ１の負出力は出力電流検出回路２
および第２の抵抗器R6を介して負出力端子T2に
接続されている。
出力電流検出回路２は、誤差増幅回路３、光結
合素子４とともに、DC−DCコンバータ１の出力
電流安定化のための帰還回路を構成している。
合素子４とともに、DC−DCコンバータ１の出力
電流安定化のための帰還回路を構成している。
さらにDC−DCコンバータ１の正出力とアース
の間には分圧抵抗R1とR2が、また出力電流検出
回路２の出力側とアースの間には分圧抵抗R3と
R4が接続され、第１の分圧抵抗の分圧点は第１
のトランジスタQ1のベースに、第２の分圧抵抗
の分圧点は第２のトランジスタQ2のベースにそ
れぞれ接続されている。
の間には分圧抵抗R1とR2が、また出力電流検出
回路２の出力側とアースの間には分圧抵抗R3と
R4が接続され、第１の分圧抵抗の分圧点は第１
のトランジスタQ1のベースに、第２の分圧抵抗
の分圧点は第２のトランジスタQ2のベースにそ
れぞれ接続されている。
そして第１のトランジスタQ1のエミツタは第
１の定電圧ダイオードD1を介して正出力端子T1
に接続され、第２のトランジスタQ2のエミツタ
は、第２の定電圧ダイオードD2を介して負出力
端子T2に接続されている。
１の定電圧ダイオードD1を介して正出力端子T1
に接続され、第２のトランジスタQ2のエミツタ
は、第２の定電圧ダイオードD2を介して負出力
端子T2に接続されている。
そして第１のトランジスタQ1のコレクタと第
２のトランジスタQ2のコレクタは、ともに全波
整流回路D3の一つの入力端子に接続され全波整
流回路D3の他の入力端子はアースに接続されて
いる。
２のトランジスタQ2のコレクタは、ともに全波
整流回路D3の一つの入力端子に接続され全波整
流回路D3の他の入力端子はアースに接続されて
いる。
そして全波整流回路D3の正、負２つの出力は
光結合素子６に入力され、光結合素子６の出力は
光結合素子４と並列に接続され、DC−DCコンバ
ータ１の出力電流安定化のための制御入力となつ
ている。
光結合素子６に入力され、光結合素子６の出力は
光結合素子４と並列に接続され、DC−DCコンバ
ータ１の出力電流安定化のための制御入力となつ
ている。
そして正、負の出力端T1とT2間に負荷５が接
続される。
続される。
つぎに第１図の回路の動作について説明する。
まず正常時においては、出力電流検出回路２、
誤差増幅回路３、光結合素子４による、出力安定
化のための帰還回路の動作は従来同様であり、出
力電流検出回路２で出力電流を検出し、出力電流
に応じた電圧を誤差増幅回路３に与える。誤差増
幅回路３は差動増幅器で基準電圧と比較した誤差
電圧を増幅し、ホトカプラなどの光結合素子４を
介して、DC−DCコンバータ１の一次側へ帰還
し、図示しない主スイツチングトランジスタの動
作を制御して出力電流を安定化させている。
誤差増幅回路３、光結合素子４による、出力安定
化のための帰還回路の動作は従来同様であり、出
力電流検出回路２で出力電流を検出し、出力電流
に応じた電圧を誤差増幅回路３に与える。誤差増
幅回路３は差動増幅器で基準電圧と比較した誤差
電圧を増幅し、ホトカプラなどの光結合素子４を
介して、DC−DCコンバータ１の一次側へ帰還
し、図示しない主スイツチングトランジスタの動
作を制御して出力電流を安定化させている。
また第１のトランジスタQ1の動作は、正常動
作時においては、第１の分圧抵抗の抵抗器R1の
両端に発生する電圧から第１の抵抗器R5による
電圧降下および第１の定電圧ダイオードD1のツ
エーナ電圧を差引いた値が、第１のトランジスタ
Q1をオン状態とするに必要なベース、エミツタ
間電圧より小さくしてあるので第１のトランジス
タQ1はオフ状態にある。同様に、第２のトラン
ジスタQ2のオン状態におけるベース、エミツタ
間電圧は第１のトランジスタQ1に同じであり、
第２の抵抗器R6の抵抗値は第１の抵抗器R5の抵
抗値に、また第２の定電圧ダイオードD2のツエ
ーナ電圧は第１の定電圧ダイオードのツエーナ電
圧の等しく選んであり、また正常動作時の第２の
分圧抵抗の抵抗器R3の両端に発生する電圧も第
１の分圧抵抗と同様になるよう抵抗器R3，R4の
値を選んであるので、第２のトランジスタQ2は
正常動作時にはオフ状態である。このように正常
動作時には、第１のトランジスタQ1および第２
のトランジスタQ2がともにオフ状態であるので、
全波整流回路D3には入力がなく、したがつて光
結合素子６の入力もないので、DC−DCコンバー
タ１の安定化動作は、出力電流検出回路２、誤差
増幅回路３、光結合素子４による帰還回路のみに
よつて働き、従来と変るところはない。
作時においては、第１の分圧抵抗の抵抗器R1の
両端に発生する電圧から第１の抵抗器R5による
電圧降下および第１の定電圧ダイオードD1のツ
エーナ電圧を差引いた値が、第１のトランジスタ
Q1をオン状態とするに必要なベース、エミツタ
間電圧より小さくしてあるので第１のトランジス
タQ1はオフ状態にある。同様に、第２のトラン
ジスタQ2のオン状態におけるベース、エミツタ
間電圧は第１のトランジスタQ1に同じであり、
第２の抵抗器R6の抵抗値は第１の抵抗器R5の抵
抗値に、また第２の定電圧ダイオードD2のツエ
ーナ電圧は第１の定電圧ダイオードのツエーナ電
圧の等しく選んであり、また正常動作時の第２の
分圧抵抗の抵抗器R3の両端に発生する電圧も第
１の分圧抵抗と同様になるよう抵抗器R3，R4の
値を選んであるので、第２のトランジスタQ2は
正常動作時にはオフ状態である。このように正常
動作時には、第１のトランジスタQ1および第２
のトランジスタQ2がともにオフ状態であるので、
全波整流回路D3には入力がなく、したがつて光
結合素子６の入力もないので、DC−DCコンバー
タ１の安定化動作は、出力電流検出回路２、誤差
増幅回路３、光結合素子４による帰還回路のみに
よつて働き、従来と変るところはない。
つぎに、かりに負出力側が地絡したとすると、
いままで正負出力として分配されていた線間電圧
のすべてが第１の分圧抵抗の両端にかかるので、
抵抗器R1の両端の電圧から、第１の抵抗器R5の
電圧降下と第１の定電圧ダイオードD1のツエー
ナ電圧を差引いた値が、第１のトランジスタQ1
のオン状態とするに必要なベース、エミツタ間の
電圧を越え、第１のトランジスタQ1はオン状態
となるので全波整流回路D3に出力が現われ光結
合素子６を介してDC−DCコンバータ１の制御入
力が加えられる。そこで出力電流が抑制されるこ
とになる。
いままで正負出力として分配されていた線間電圧
のすべてが第１の分圧抵抗の両端にかかるので、
抵抗器R1の両端の電圧から、第１の抵抗器R5の
電圧降下と第１の定電圧ダイオードD1のツエー
ナ電圧を差引いた値が、第１のトランジスタQ1
のオン状態とするに必要なベース、エミツタ間の
電圧を越え、第１のトランジスタQ1はオン状態
となるので全波整流回路D3に出力が現われ光結
合素子６を介してDC−DCコンバータ１の制御入
力が加えられる。そこで出力電流が抑制されるこ
とになる。
ここにおいて、負荷電流をI0、抵抗器R1，R2，
R5の抵抗値をそれぞれr1，r2，r3とし、定電圧ダ
イオードD1のツエーナ電圧をVz1、トランジスタ
Q1のベース、エミツタ間電圧をVBE1とすると、
最大線間出電圧がV0nのとき （V0n／２＋I0×r5）×r1／r1＋r2＜I0×r5＋Vz1＋
VBE1 となるように各値を設定する。そしてこの条件を
満足させるスレシヨルド電圧をαとする。
R5の抵抗値をそれぞれr1，r2，r3とし、定電圧ダ
イオードD1のツエーナ電圧をVz1、トランジスタ
Q1のベース、エミツタ間電圧をVBE1とすると、
最大線間出電圧がV0nのとき （V0n／２＋I0×r5）×r1／r1＋r2＜I0×r5＋Vz1＋
VBE1 となるように各値を設定する。そしてこの条件を
満足させるスレシヨルド電圧をαとする。
つぎに、かりに負出力側が地絡したときにトラ
ンジスタQ1が動作を開始するときの線間出力電
圧をV0とすると、 （Vp＋I0×r5）×r1／r1＋r5＝I0×r5＋Vz1＋VBE1 で、このとき V0＝V0n／２＋α の関係を成立させるようにする。
ンジスタQ1が動作を開始するときの線間出力電
圧をV0とすると、 （Vp＋I0×r5）×r1／r1＋r5＝I0×r5＋Vz1＋VBE1 で、このとき V0＝V0n／２＋α の関係を成立させるようにする。
ここでさらに最大出力電圧時に負出力側が地絡
した場合の制限されるべき電圧をV0n／２にしたい 場合は、このときの出力電流をI1として （V0n／２＋I1×r5）×r1／r1＋r2＝I1×r5＋Vz1＋VBE1 であればよい。
した場合の制限されるべき電圧をV0n／２にしたい 場合は、このときの出力電流をI1として （V0n／２＋I1×r5）×r1／r1＋r2＝I1×r5＋Vz1＋VBE1 であればよい。
ただしI1は（V0＋I0×R5−V0n／２）×１／r5
で表わされる。
以上の説明は負出力側が地絡した場合も、全く
同様の動作によりDC−DCコンバータ１の出力電
流は抑制される。
同様の動作によりDC−DCコンバータ１の出力電
流は抑制される。
これらの場合の特性を第２図に示す。
第２図は、ある線間電圧において片線地絡が発
生した場合の、地絡発生前の線間電圧V0を横軸
に、発生後の線間電圧（V1またはV2）を縦軸に
とつて示したものである。
生した場合の、地絡発生前の線間電圧V0を横軸
に、発生後の線間電圧（V1またはV2）を縦軸に
とつて示したものである。
第２図に示す曲線において、図中の線間電圧
V0からV0nまでの間は、本考案による電圧不平衡
検出回路が働き、出力電流を効果的に抑制する状
態を示している。
V0からV0nまでの間は、本考案による電圧不平衡
検出回路が働き、出力電流を効果的に抑制する状
態を示している。
（考案の効果）
以上詳しく説明したように、本考案は、正負出
力のいづれか片線地絡障害が発生したときに生じ
るコンバータの電圧不平衡を検出し、従来の出力
安定化のための光結合素子に並列に接続した光電
素子を介して、トランス絶縁型DC−DCコンバー
タの一次側制御入力として与えることにより、片
線地絡が生じた場合の出力電圧を有効に制限する
ことができるという効果がある。したがつて本実
施例の回路を使用することにより、このような場
合の二次障害を未然に防ぐことができる。
力のいづれか片線地絡障害が発生したときに生じ
るコンバータの電圧不平衡を検出し、従来の出力
安定化のための光結合素子に並列に接続した光電
素子を介して、トランス絶縁型DC−DCコンバー
タの一次側制御入力として与えることにより、片
線地絡が生じた場合の出力電圧を有効に制限する
ことができるという効果がある。したがつて本実
施例の回路を使用することにより、このような場
合の二次障害を未然に防ぐことができる。
第１図は、本考案の一実施例を示す回路図であ
る。第２図は、第１図の実施例の動作の一例を示
す曲線図である。第３図は、従来の定電流コンバ
ータの例を示す回路図である。 １……トランス絶縁型のDC−DCコンバータ、
２……出力電流検出回路、３……誤差増幅回路、
４，６……光結合素子、５……負荷、Ei……直流
入力電源、D1，D2……定電圧ダイオード、D3…
…全波整流回路、Q1，Q2……トランジスタ、R1，
R2，R3，R4，R5，R6……抵抗器。
る。第２図は、第１図の実施例の動作の一例を示
す曲線図である。第３図は、従来の定電流コンバ
ータの例を示す回路図である。 １……トランス絶縁型のDC−DCコンバータ、
２……出力電流検出回路、３……誤差増幅回路、
４，６……光結合素子、５……負荷、Ei……直流
入力電源、D1，D2……定電圧ダイオード、D3…
…全波整流回路、Q1，Q2……トランジスタ、R1，
R2，R3，R4，R5，R6……抵抗器。
Claims (1)
- 出力電流検出回路、誤差増幅回路、光結合素子
によつて構成される安定化帰還回路を有し、直流
入力電源を受電して負荷に定電流を供給するトラ
ンス絶縁型定電流コンバータにおいて、正出力と
正出力端子の間に第１の抵抗器を挿入し、負出力
と負出力端子の間に第２の抵抗器を挿入し、前記
正出力とアース間に第１の分圧抵抗を接続し、前
記負出力とアース間に第２の分圧抵抗を接続し、
第１のトランジスタのベースを第１の分圧抵抗の
分圧点に接続し、第１のトランジスタのエミツタ
を第１の定電圧ダイオードを介して前記正出力端
子に接続し、第２のトランジスタのベースを第２
の分圧抵抗の分圧点に接続し、第２のトランジス
タのエミツタを第２の定電圧ダイオードを介して
前記負出力端子に接続し、第１のトランジスタの
コレクタと第２のトランジスタのコレクタを接続
しその接続点を全波整流回路の入力の一端に接続
し、前記全波整流回路の入力の他端をアースに接
続し、前記全波整流回路の正負の出力を入力とす
る光結合素子の出力を、前記安定化帰還回路の光
結合素子の出力に並列に接続したことを特徴とす
る定電流コンバータの電圧不平衡検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8735887U JPH0534235Y2 (ja) | 1987-06-05 | 1987-06-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8735887U JPH0534235Y2 (ja) | 1987-06-05 | 1987-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199314U JPS63199314U (ja) | 1988-12-22 |
| JPH0534235Y2 true JPH0534235Y2 (ja) | 1993-08-30 |
Family
ID=30944491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8735887U Expired - Lifetime JPH0534235Y2 (ja) | 1987-06-05 | 1987-06-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534235Y2 (ja) |
-
1987
- 1987-06-05 JP JP8735887U patent/JPH0534235Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63199314U (ja) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679868B2 (ja) | パワーコンバータ装置 | |
| JP2571942Y2 (ja) | 昇圧コンバータ | |
| JP3493285B2 (ja) | 力率改善回路 | |
| US4931918A (en) | Ringing choke converter | |
| JPH0534235Y2 (ja) | ||
| JP2827188B2 (ja) | 電源装置 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JPS58123365A (ja) | 高圧電源装置 | |
| JPH06245376A (ja) | 電源装置 | |
| JP3402107B2 (ja) | 電源装置 | |
| JP2565482Y2 (ja) | スイッチング電源装置 | |
| JPS642548Y2 (ja) | ||
| JP2555686Y2 (ja) | スイッチング電源装置 | |
| JPS648525B2 (ja) | ||
| JPH0586146B2 (ja) | ||
| JPH054014Y2 (ja) | ||
| JPS5838796Y2 (ja) | 電圧安定化回路 | |
| JP3353546B2 (ja) | テレビジョン用電源回路 | |
| JPS63299767A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0528948Y2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JPS6147423B2 (ja) | ||
| JP2954443B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0646231Y2 (ja) | 高圧直流安定化電源装置 | |
| JPH0527341B2 (ja) |