JP2954443B2 - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2954443B2 JP2954443B2 JP5074390A JP7439093A JP2954443B2 JP 2954443 B2 JP2954443 B2 JP 2954443B2 JP 5074390 A JP5074390 A JP 5074390A JP 7439093 A JP7439093 A JP 7439093A JP 2954443 B2 JP2954443 B2 JP 2954443B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、負荷回路に過電流が流
れたことによって負荷回路に対する電流供給が遮断され
るようにしたＤＣ／ＤＣコンバータに関するものであ
る。
れたことによって負荷回路に対する電流供給が遮断され
るようにしたＤＣ／ＤＣコンバータに関するものであ
る。
【０００２】
【従来の技術】この種のＤＣ／ＤＣコンバータとして図
２に示す回路がある。
２に示す回路がある。
【０００３】同図において、ＶINは直流入力電源、Ｌは
負荷回路、１は直流入力電圧（これを入力電圧ＶINで表
す）を交流に変換して負荷回路Ｌ側に出力するインバー
タ回路、２はインバータ回路１の出力を整流して入力電
圧ＶINと逆極性の直流を負過回路Ｌに供給する整流回
路、３は負荷回路Ｌに電力供給する出力端子ＶOUT の電
圧（これを出力電圧ＶOUT で表す）に基づいてインバー
タ回路１の入力電流を制御する入力電流制御回路、４は
インバータ回路１の出力電流が所定値以上のときにイン
バータ回路１の作動を停止させる過電流スイッチ回路で
ある。
負荷回路、１は直流入力電圧（これを入力電圧ＶINで表
す）を交流に変換して負荷回路Ｌ側に出力するインバー
タ回路、２はインバータ回路１の出力を整流して入力電
圧ＶINと逆極性の直流を負過回路Ｌに供給する整流回
路、３は負荷回路Ｌに電力供給する出力端子ＶOUT の電
圧（これを出力電圧ＶOUT で表す）に基づいてインバー
タ回路１の入力電流を制御する入力電流制御回路、４は
インバータ回路１の出力電流が所定値以上のときにイン
バータ回路１の作動を停止させる過電流スイッチ回路で
ある。
【０００４】インバータ回路１は、ブロッキング発振回
路によって構成されている。即ち、ＰＮＰ型のトランジ
スタＱ１は、そのエミッタが直流入力電源ＶINに、コレ
クタがトランスＴｒの一次巻線ｎ１の一端にそれぞれ接
続され、トランスＴｒの二次巻線ｎ２は、一次巻線ｎ１
の一端と同一極性をなしたその一端が直流入力電源ＶIN
に接続され、他端が抵抗Ｒ１とコンデンサＣ１を介して
トランジスタＱ１のベースに接続されている。
路によって構成されている。即ち、ＰＮＰ型のトランジ
スタＱ１は、そのエミッタが直流入力電源ＶINに、コレ
クタがトランスＴｒの一次巻線ｎ１の一端にそれぞれ接
続され、トランスＴｒの二次巻線ｎ２は、一次巻線ｎ１
の一端と同一極性をなしたその一端が直流入力電源ＶIN
に接続され、他端が抵抗Ｒ１とコンデンサＣ１を介して
トランジスタＱ１のベースに接続されている。
【０００５】整流回路２は、ダイオードＤのカソードが
トランスＴｒの一次巻線ｎ１の一端に接続され、アノー
ドが出力端子ＶOUT に接続され、コンデンサＣ２が出力
端子ＶOUT と接地端子ＧＮＤとの間に接続されていて、
一次巻線ｎ１の一端が接地レベル（０電位点）に対して
入力電圧ＶINと逆レベルになったときに負荷回路Ｌに対
して一次巻線ｎ１による電流供給回路を形成し、コンデ
ンサＣ２によって出力電圧ＶOUT を平滑して、入力電圧
ＶINと逆極性の直流を負過回路Ｌに供給する。
トランスＴｒの一次巻線ｎ１の一端に接続され、アノー
ドが出力端子ＶOUT に接続され、コンデンサＣ２が出力
端子ＶOUT と接地端子ＧＮＤとの間に接続されていて、
一次巻線ｎ１の一端が接地レベル（０電位点）に対して
入力電圧ＶINと逆レベルになったときに負荷回路Ｌに対
して一次巻線ｎ１による電流供給回路を形成し、コンデ
ンサＣ２によって出力電圧ＶOUT を平滑して、入力電圧
ＶINと逆極性の直流を負過回路Ｌに供給する。
【０００６】入力電流制御回路３は、出力電圧ＶOUT を
検出して、該出力電圧ＶOUT が予め設定された所定の電
圧値を維持するようにインバータ回路１をフィードバッ
ク制御する。該入力電流制御回路３において、ＮＰＮ型
のトランジスタＱ２は、そのコレクタが抵抗Ｒ２を介し
てトランジスタＱ１のベースに接続され、エミッタが接
地端子ＧＮＤに接続され、ベースが抵抗Ｒ３を介して直
流入力電源ＶINに接続されていて、ベース電位が０電位
より高いときオンになってその電位に応じてトランジス
タＱ１のベースの低レベルの度合いを調節する。そして
ＮＰＮ型のトランジスタＱ３は、そのコレクタがトラン
ジスタＱ２のベースに接続され、エミッタがツェナーダ
イオードＺＤを介して出力端子ＶOUT に接続され、出力
電圧分圧抵抗Ｒ４，Ｒ５によって出力電圧ＶOUT を分圧
してなる電圧Ｖref をベースに受けていて、電圧Ｖref
がツェナーダイオードＺＤの電位Ｖz よりも高いときオ
ンになって電圧Ｖref に応じてトランジスタＱ２のベー
スの低レベルの度合いを調節する。尚、Ｒ６はツェナー
ダイオードＺＤの電位Ｖz を０電位点に対して一定にす
るための抵抗である。
検出して、該出力電圧ＶOUT が予め設定された所定の電
圧値を維持するようにインバータ回路１をフィードバッ
ク制御する。該入力電流制御回路３において、ＮＰＮ型
のトランジスタＱ２は、そのコレクタが抵抗Ｒ２を介し
てトランジスタＱ１のベースに接続され、エミッタが接
地端子ＧＮＤに接続され、ベースが抵抗Ｒ３を介して直
流入力電源ＶINに接続されていて、ベース電位が０電位
より高いときオンになってその電位に応じてトランジス
タＱ１のベースの低レベルの度合いを調節する。そして
ＮＰＮ型のトランジスタＱ３は、そのコレクタがトラン
ジスタＱ２のベースに接続され、エミッタがツェナーダ
イオードＺＤを介して出力端子ＶOUT に接続され、出力
電圧分圧抵抗Ｒ４，Ｒ５によって出力電圧ＶOUT を分圧
してなる電圧Ｖref をベースに受けていて、電圧Ｖref
がツェナーダイオードＺＤの電位Ｖz よりも高いときオ
ンになって電圧Ｖref に応じてトランジスタＱ２のベー
スの低レベルの度合いを調節する。尚、Ｒ６はツェナー
ダイオードＺＤの電位Ｖz を０電位点に対して一定にす
るための抵抗である。
【０００７】過電流スイッチ回路４は、抵抗Ｒ７よりな
る電流検出回路によってトランスＴｒの一次巻線ｎ１の
電流を検出して０電位点を基準とした電圧に変換し、そ
の検出電圧をスイッチ素子としてのＮＰＮ型のトランジ
スタＱ４のベースに受けて、そのベース電圧が所定値以
上のときに該トランジスタＱ４をオンさせて入力電流制
御回路３によるトランジスタＱ３の制御に優先させてイ
ンバータ回路１による発振を停止させる。抵抗Ｒ８，Ｒ
９はトランジスタＱ３のベース電圧を調整している電流
検出値分圧抵抗、Ｃ３はトランスＴｒの一次巻線ｎ１に
発生するピーク電圧を吸収するためのコンデンサであ
る。
る電流検出回路によってトランスＴｒの一次巻線ｎ１の
電流を検出して０電位点を基準とした電圧に変換し、そ
の検出電圧をスイッチ素子としてのＮＰＮ型のトランジ
スタＱ４のベースに受けて、そのベース電圧が所定値以
上のときに該トランジスタＱ４をオンさせて入力電流制
御回路３によるトランジスタＱ３の制御に優先させてイ
ンバータ回路１による発振を停止させる。抵抗Ｒ８，Ｒ
９はトランジスタＱ３のベース電圧を調整している電流
検出値分圧抵抗、Ｃ３はトランスＴｒの一次巻線ｎ１に
発生するピーク電圧を吸収するためのコンデンサであ
る。
【０００８】図３は図２のＤＣ／ＤＣコンバータによる
負荷電流−出力電圧特性図である。このＤＣ／ＤＣコン
バータは、所定の電圧範囲の適宜の入力電圧ＶINに対し
て共用して使用される。
負荷電流−出力電圧特性図である。このＤＣ／ＤＣコン
バータは、所定の電圧範囲の適宜の入力電圧ＶINに対し
て共用して使用される。
【０００９】所定電圧の直流の入力電圧ＶINが印加され
ると、トランジスタＱ２のベース・エミッタ間電圧が上
昇し、トランジスタＱ２が活性化してトランジスタＱ１
にベース電流が流れ、ブロッキング発振が開始されてイ
ンバータ回路１が動作を開始する。よってトランスＴｒ
の一次巻線ｎ１には二次巻線ｎ２による発振に基づいて
交流電圧が発生し、この交流電圧は整流回路２によって
整流され且つ平滑されて、出力端子ＶOUT に負の出力電
圧ＶOUT が印加され、これに接続された負荷回路Ｌに電
流供給される。また、電流制御回路３においては、出力
電圧ＶOUT を分圧した電圧Ｖref がツェナーダイオード
Ｄのツェナー電圧Ｖz と比較され、これらの誤差成分が
トランジスタＱ３によって増幅されて、トランジスタＱ
２のベースに負帰還される。従って、トランジスタＱ２
によって出力電圧ＶOUT の変化を打ち消すようにトラン
ジスタＱ１のベース電流が制御されてトランジスタＱ１
のコレクタ電流が制御されて、出力電圧ＶOUT は常に一
定値に保たれる。
ると、トランジスタＱ２のベース・エミッタ間電圧が上
昇し、トランジスタＱ２が活性化してトランジスタＱ１
にベース電流が流れ、ブロッキング発振が開始されてイ
ンバータ回路１が動作を開始する。よってトランスＴｒ
の一次巻線ｎ１には二次巻線ｎ２による発振に基づいて
交流電圧が発生し、この交流電圧は整流回路２によって
整流され且つ平滑されて、出力端子ＶOUT に負の出力電
圧ＶOUT が印加され、これに接続された負荷回路Ｌに電
流供給される。また、電流制御回路３においては、出力
電圧ＶOUT を分圧した電圧Ｖref がツェナーダイオード
Ｄのツェナー電圧Ｖz と比較され、これらの誤差成分が
トランジスタＱ３によって増幅されて、トランジスタＱ
２のベースに負帰還される。従って、トランジスタＱ２
によって出力電圧ＶOUT の変化を打ち消すようにトラン
ジスタＱ１のベース電流が制御されてトランジスタＱ１
のコレクタ電流が制御されて、出力電圧ＶOUT は常に一
定値に保たれる。
【００１０】負荷回路Ｌが過負荷状態になって負荷電流
ＩO が所定値以上になると、トランジスタＱ４のベース
電位が上昇してそのコレクタ電位が０電位に引き込まれ
てトランジスタＱ２のベース電位が電流制御回路３によ
っては制御できなくなり、トランジスタＱ２はオフにな
ってトランジスタＱ１もオフになって出力電圧ＶOUT
（絶対値）が急激に低下する。よって負荷電流ＩO が遮
断されて回路が保護される。
ＩO が所定値以上になると、トランジスタＱ４のベース
電位が上昇してそのコレクタ電位が０電位に引き込まれ
てトランジスタＱ２のベース電位が電流制御回路３によ
っては制御できなくなり、トランジスタＱ２はオフにな
ってトランジスタＱ１もオフになって出力電圧ＶOUT
（絶対値）が急激に低下する。よって負荷電流ＩO が遮
断されて回路が保護される。
【００１１】
【発明が解決しようとする課題】上記のＤＣ／ＤＣコン
バータにおいては、入力電圧ＶINが、共用される使用範
囲のうちの比較的に高い電圧のものにあっては、低い電
圧のものよりも０電位点に対してトランジスタＱ２のベ
ース電位が高く設定されるので、トランジスタＱ２をオ
フになし得るトランジスタＱ４のベース電位が高い値に
なり、よって遮断作動時の負荷電流ＩO が過大になるな
ど、回路の保護条件が異なって好ましくなかった。ま
た、負荷電流ＩO により出力電圧ＶOUT （絶対値）が低
下すると、トランジスタＱ２のベース電位を上昇すべく
フィードバック制御されるので、遮断作動時に負荷電流
ＩO が引き続き増大して回路の保護上、好ましくなかっ
た。
バータにおいては、入力電圧ＶINが、共用される使用範
囲のうちの比較的に高い電圧のものにあっては、低い電
圧のものよりも０電位点に対してトランジスタＱ２のベ
ース電位が高く設定されるので、トランジスタＱ２をオ
フになし得るトランジスタＱ４のベース電位が高い値に
なり、よって遮断作動時の負荷電流ＩO が過大になるな
ど、回路の保護条件が異なって好ましくなかった。ま
た、負荷電流ＩO により出力電圧ＶOUT （絶対値）が低
下すると、トランジスタＱ２のベース電位を上昇すべく
フィードバック制御されるので、遮断作動時に負荷電流
ＩO が引き続き増大して回路の保護上、好ましくなかっ
た。
【００１２】本発明の目的は、互いに電圧が異なった直
流入力電源で適用しても互いに同等の過負荷電流に対応
して的確に遮断されるようにしたＤＣ／ＤＣコンバータ
を提供することにある。
流入力電源で適用しても互いに同等の過負荷電流に対応
して的確に遮断されるようにしたＤＣ／ＤＣコンバータ
を提供することにある。
【００１３】
【課題を解決するための手段】本発明は上記の目的を達
成するために、直流入力電圧を受けてなる発振回路によ
る発振に基づいて直流入力を交流に変換するインバータ
回路と、インバータ回路の出力を整流して直流入力電圧
と逆極性の直流を負荷回路に供給する整流回路と、負荷
回路の端子電圧に基づいて発振回路の発振稼働を調節し
てインバータ回路の入力電流を制御する入力電流制御回
路と、インバータ回路の出力電流を直流入力電圧の０電
位点を基準とした電圧に変換して出力する電流検出回路
とその検出信号を制御端子に受けてオン・オフするスイ
ッチ素子とを含んでなりインバータ回路の出力電流が所
定値以上のときに入力電流制御回路による制御に優先さ
せて発振回路による発振を停止させる過電流スイッチ回
路とを備えたＤＣ／ＤＣコンバータにおいて、直流入力
端子と負荷回路の端子との相互間の電圧を分圧しその分
電圧を前記スイッチ素子の制御端子に対して検出信号に
重畳させてなる分圧抵抗を備えた。
成するために、直流入力電圧を受けてなる発振回路によ
る発振に基づいて直流入力を交流に変換するインバータ
回路と、インバータ回路の出力を整流して直流入力電圧
と逆極性の直流を負荷回路に供給する整流回路と、負荷
回路の端子電圧に基づいて発振回路の発振稼働を調節し
てインバータ回路の入力電流を制御する入力電流制御回
路と、インバータ回路の出力電流を直流入力電圧の０電
位点を基準とした電圧に変換して出力する電流検出回路
とその検出信号を制御端子に受けてオン・オフするスイ
ッチ素子とを含んでなりインバータ回路の出力電流が所
定値以上のときに入力電流制御回路による制御に優先さ
せて発振回路による発振を停止させる過電流スイッチ回
路とを備えたＤＣ／ＤＣコンバータにおいて、直流入力
端子と負荷回路の端子との相互間の電圧を分圧しその分
電圧を前記スイッチ素子の制御端子に対して検出信号に
重畳させてなる分圧抵抗を備えた。
【００１４】
【作用】本発明によれば、インバータ回路によって直流
入力が交流に変換され、入力電流制御回路によって負荷
回路の端子電圧に基づいてインバータ回路の入力電流が
制御され、電流検出回路によってインバータ回路の出力
電流が直流入力電圧の０電位点を基準とした電圧に変換
され、スイッチ素子が、その変換された検出信号と、分
圧抵抗によって分圧された直流入力端子と負荷回路の端
子との相互間電圧の分電圧との重畳信号を制御端子に受
けてオン・オフ制御される。スイッチ素子は、直流入力
電圧に応じて分圧抵抗による分電圧によって制御端子の
電位が調整されて、遮断作動時の負荷電流が互いに同等
になるように調整され、そして負荷回路の過電流による
遮断作動時に、端子電圧の絶対値の減少に応じて該制御
端子の電位がインバータ回路の出力電流増大相当の値に
なって入力電流制御回路によるフィードバック制御が抑
制されて、負荷電流が急激に低下して遮断される。
入力が交流に変換され、入力電流制御回路によって負荷
回路の端子電圧に基づいてインバータ回路の入力電流が
制御され、電流検出回路によってインバータ回路の出力
電流が直流入力電圧の０電位点を基準とした電圧に変換
され、スイッチ素子が、その変換された検出信号と、分
圧抵抗によって分圧された直流入力端子と負荷回路の端
子との相互間電圧の分電圧との重畳信号を制御端子に受
けてオン・オフ制御される。スイッチ素子は、直流入力
電圧に応じて分圧抵抗による分電圧によって制御端子の
電位が調整されて、遮断作動時の負荷電流が互いに同等
になるように調整され、そして負荷回路の過電流による
遮断作動時に、端子電圧の絶対値の減少に応じて該制御
端子の電位がインバータ回路の出力電流増大相当の値に
なって入力電流制御回路によるフィードバック制御が抑
制されて、負荷電流が急激に低下して遮断される。
【００１５】
【実施例】図１は本発明の一実施例を示すＤＣ／ＤＣコ
ンバータの回路図、図４は図１のＤＣ／ＤＣコンバータ
による負荷電流−出力電圧特性図である。図１におい
て、図２と同等の部分には同一の符号を付して示し、以
下に異なる部分について説明する。
ンバータの回路図、図４は図１のＤＣ／ＤＣコンバータ
による負荷電流−出力電圧特性図である。図１におい
て、図２と同等の部分には同一の符号を付して示し、以
下に異なる部分について説明する。
【００１６】抵抗Ｒ１０，Ｒ１１はトランジスタＱ４の
ベース電位を出力電圧ＶOUT に応じて補正するための分
圧抵抗で、抵抗Ｒ１０がトランジスタＱ４のベースと直
流入力電源ＶINとの間に接続され、抵抗Ｒ１１が該ベー
スと出力端子ＶOUT に接続されていて、直流入力電源Ｖ
INと出力端子ＶOUT との相互間電圧を該各抵抗Ｒ１０，
Ｒ１１によって分圧して、その分電圧を、抵抗Ｒ７によ
る電流検出電圧に重畳させてトランジスタＱ４のベース
に与えている。そして図２の回路におけると同等の遮断
作動時の負荷電流ＩO に対して、そのベース電圧が互い
に一致するように抵抗Ｒ８，Ｒ９，Ｒ１０，Ｒ１１等の
値が設定されている。
ベース電位を出力電圧ＶOUT に応じて補正するための分
圧抵抗で、抵抗Ｒ１０がトランジスタＱ４のベースと直
流入力電源ＶINとの間に接続され、抵抗Ｒ１１が該ベー
スと出力端子ＶOUT に接続されていて、直流入力電源Ｖ
INと出力端子ＶOUT との相互間電圧を該各抵抗Ｒ１０，
Ｒ１１によって分圧して、その分電圧を、抵抗Ｒ７によ
る電流検出電圧に重畳させてトランジスタＱ４のベース
に与えている。そして図２の回路におけると同等の遮断
作動時の負荷電流ＩO に対して、そのベース電圧が互い
に一致するように抵抗Ｒ８，Ｒ９，Ｒ１０，Ｒ１１等の
値が設定されている。
【００１７】以上の図１の構成において、入力電圧ＶIN
が共用される使用範囲のうちの比較的に高い電圧のもの
にあっては、低い電圧のものよりも０電位点に対してト
ランジスタＱ２のベース電位が抵抗Ｒ３を介して押し上
げられるが、抵抗Ｒ１０，Ｒ１１による分電圧によっ
て、トランジスタＱ２をオフになし得るトランジスタＱ
４のベース電位が上昇して、以下の遮断作動時の負荷電
流ＩO が互いに同等になる。負荷回路Ｌが過負荷状態に
なって負荷電流ＩO が所定値以上になると、図２の回路
におけると同様に、トランジスタＱ４のベース電位が上
昇してそのコレクタ電位が０電位に引き込まれて低下す
る。この引き込み過程においてインバータ回路１の出力
が低下して出力電圧ＶOUT の絶対値が低下し、トランジ
スタＱ３がトランジスタＱ２のベース電位を上昇させて
インバータ回路１の出力を上昇すべくフィードバック作
用するが、同時に抵抗Ｒ１０，Ｒ１１にる分電圧によっ
て、トランジスタＱ４のベース電位が上昇して該フィー
ドバック作用が相殺され、そのコレクタ電位が０電位に
急激に引き込まれる。その結果、トランジスタＱ２のベ
ース電位が電流制御回路３によっては制御できなくな
り、トランジスタＱ２はオフになってトランジスタＱ１
もオフになり、インバータ回路１による発振を停止させ
る。このようにしてトランジスタＱ４が入力電流制御回
路３による制御に優先させてインバータ回路１の作動を
停止させて負荷電流ＩO が遮断されて回路が保護され
る。
が共用される使用範囲のうちの比較的に高い電圧のもの
にあっては、低い電圧のものよりも０電位点に対してト
ランジスタＱ２のベース電位が抵抗Ｒ３を介して押し上
げられるが、抵抗Ｒ１０，Ｒ１１による分電圧によっ
て、トランジスタＱ２をオフになし得るトランジスタＱ
４のベース電位が上昇して、以下の遮断作動時の負荷電
流ＩO が互いに同等になる。負荷回路Ｌが過負荷状態に
なって負荷電流ＩO が所定値以上になると、図２の回路
におけると同様に、トランジスタＱ４のベース電位が上
昇してそのコレクタ電位が０電位に引き込まれて低下す
る。この引き込み過程においてインバータ回路１の出力
が低下して出力電圧ＶOUT の絶対値が低下し、トランジ
スタＱ３がトランジスタＱ２のベース電位を上昇させて
インバータ回路１の出力を上昇すべくフィードバック作
用するが、同時に抵抗Ｒ１０，Ｒ１１にる分電圧によっ
て、トランジスタＱ４のベース電位が上昇して該フィー
ドバック作用が相殺され、そのコレクタ電位が０電位に
急激に引き込まれる。その結果、トランジスタＱ２のベ
ース電位が電流制御回路３によっては制御できなくな
り、トランジスタＱ２はオフになってトランジスタＱ１
もオフになり、インバータ回路１による発振を停止させ
る。このようにしてトランジスタＱ４が入力電流制御回
路３による制御に優先させてインバータ回路１の作動を
停止させて負荷電流ＩO が遮断されて回路が保護され
る。
【００１８】
【発明の効果】以上説明したように本発明によれば、直
流入力電圧を受けて直流入力を交流に変換するインバー
タ回路と、インバータ回路の出力を整流して直流入力電
圧と逆極性の直流を負荷回路に供給する整流回路と、負
荷回路の端子電圧に基づいてインバータ回路の入力電流
を制御する入力電流制御回路と、インバータ回路の出力
電流を直流入力電圧の０電位点を基準とした電圧に変換
して検出しその検出信号をスイッチ素子の制御端子に受
けてインバータ回路の出力電流が所定値以上のときに入
力電流制御回路による制御に優先させてインバータ回路
の作動を停止させるようにした過電流スイッチ回路とを
備え、直流入力端子と負荷回路の端子との間に分圧抵抗
を接続し、その分電圧をスイッチ素子の制御端子に対し
て検出信号に重畳させたので、入力電圧の異なるものに
適用されても、スイッチ素子の制御電位が調整されて、
スイッチ素子は、遮断作動時の負荷電流が互いに同等に
なるように調整され、そして遮断作動時に入力電流制御
回路によるフィードバック制御が抑制されて負荷電流が
急激に低下して遮断される。
流入力電圧を受けて直流入力を交流に変換するインバー
タ回路と、インバータ回路の出力を整流して直流入力電
圧と逆極性の直流を負荷回路に供給する整流回路と、負
荷回路の端子電圧に基づいてインバータ回路の入力電流
を制御する入力電流制御回路と、インバータ回路の出力
電流を直流入力電圧の０電位点を基準とした電圧に変換
して検出しその検出信号をスイッチ素子の制御端子に受
けてインバータ回路の出力電流が所定値以上のときに入
力電流制御回路による制御に優先させてインバータ回路
の作動を停止させるようにした過電流スイッチ回路とを
備え、直流入力端子と負荷回路の端子との間に分圧抵抗
を接続し、その分電圧をスイッチ素子の制御端子に対し
て検出信号に重畳させたので、入力電圧の異なるものに
適用されても、スイッチ素子の制御電位が調整されて、
スイッチ素子は、遮断作動時の負荷電流が互いに同等に
なるように調整され、そして遮断作動時に入力電流制御
回路によるフィードバック制御が抑制されて負荷電流が
急激に低下して遮断される。
【図１】本発明の一実施例を示すＤＣ／ＤＣコンバータ
の回路図
の回路図
【図２】従来のＤＣ／ＤＣコンバータの回路図
【図３】図２のＤＣ／ＤＣコンバータによる負荷電流−
出力電圧特性図
出力電圧特性図
【図４】図１のＤＣ／ＤＣコンバータによる負荷電流−
出力電圧特性図
出力電圧特性図
ＶIN…直流入力電源（入力電圧）、Ｌ…負荷回路、ＶOU
T …出力端子（出力電圧）、ＩO …負荷電流、１…イン
バータ回路、２…整流回路、３…入力電流制御回路、４
…過電流スイッチ回路、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トラ
ンジスタ、Ｔｒ…トランス、Ｒ１，Ｒ２，Ｒ３，Ｒ４，
Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵抗、Ｃ１，Ｃ２，Ｃ
３…コンデンサ、Ｄ…ダイオード、ＺＤ…ツェナーダイ
オード、Ｒ１０，Ｒ１１…分圧抵抗。
T …出力端子（出力電圧）、ＩO …負荷電流、１…イン
バータ回路、２…整流回路、３…入力電流制御回路、４
…過電流スイッチ回路、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トラ
ンジスタ、Ｔｒ…トランス、Ｒ１，Ｒ２，Ｒ３，Ｒ４，
Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵抗、Ｃ１，Ｃ２，Ｃ
３…コンデンサ、Ｄ…ダイオード、ＺＤ…ツェナーダイ
オード、Ｒ１０，Ｒ１１…分圧抵抗。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/28 H02H 7/12 H02M 7/537
Claims (1)
- 【請求項１】 直流入力電圧を受けてなる発振回路によ
る発振に基づいて直流入力を交流に変換するインバータ
回路と、インバータ回路の出力を整流して直流入力電圧
と逆極性の直流を負荷回路に供給する整流回路と、負荷
回路の端子電圧に基づいて発振回路の発振稼働を調節し
てインバータ回路の入力電流を制御する入力電流制御回
路と、インバータ回路の出力電流を直流入力電圧の０電
位点を基準とした電圧に変換して出力する電流検出回路
とその検出信号を制御端子に受けてオン・オフするスイ
ッチ素子とを含んでなりインバータ回路の出力電流が所
定値以上のときに入力電流制御回路による制御に優先さ
せて発振回路による発振を停止させる過電流スイッチ回
路とを備えたＤＣ／ＤＣコンバータにおいて、 直流入力端子と負荷回路の端子との相互間の電圧を分圧
しその分電圧を前記スイッチ素子の制御端子に対して検
出信号に重畳させてなる分圧抵抗を備えた、 ことを特徴とするＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074390A JP2954443B2 (ja) | 1993-03-31 | 1993-03-31 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074390A JP2954443B2 (ja) | 1993-03-31 | 1993-03-31 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284712A JPH06284712A (ja) | 1994-10-07 |
| JP2954443B2 true JP2954443B2 (ja) | 1999-09-27 |
Family
ID=13545808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074390A Expired - Lifetime JP2954443B2 (ja) | 1993-03-31 | 1993-03-31 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2954443B2 (ja) |
-
1993
- 1993-03-31 JP JP5074390A patent/JP2954443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06284712A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080298094A1 (en) | Method and apparatus to control two regulated outputs of a flyback power supply | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| JP2954443B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3561878B2 (ja) | 過電流保護回路 | |
| JPH01295670A (ja) | 過電流保護回路 | |
| JPH0150187B2 (ja) | ||
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| KR940006978Y1 (ko) | 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로 | |
| JP2919182B2 (ja) | スイッチングレギュレータ制御回路 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP2002136127A (ja) | 電力変換回路 | |
| JPS6349107Y2 (ja) | ||
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS6245517Y2 (ja) | ||
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| JPH0641386U (ja) | スイッチング電源 | |
| JP2777574B2 (ja) | スイッチング電源 | |
| JPH1155946A (ja) | 過電流保護回路 | |
| JPH0639366Y2 (ja) | 直流安定化電源装置 | |
| JPS645991Y2 (ja) | ||
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPS585432Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS6223270Y2 (ja) | ||
| JPS5914978B2 (ja) | スイッチング・レギュレ−タ | |
| JPS5918865Y2 (ja) | 自励式ｄｃ−ｄｃコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |