JPH0591741A - 多出力スイツチング電源 - Google Patents
多出力スイツチング電源Info
- Publication number
- JPH0591741A JPH0591741A JP24541491A JP24541491A JPH0591741A JP H0591741 A JPH0591741 A JP H0591741A JP 24541491 A JP24541491 A JP 24541491A JP 24541491 A JP24541491 A JP 24541491A JP H0591741 A JPH0591741 A JP H0591741A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- secondary winding
- terminal
- stabilizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 主制御系出力の過負荷時の３端子安定化装置
の入力電圧の上昇を抑え、電力損失の少ない３端子安定
化装置の出力を得ること。 【構成】 ３端子安定化装置５の入力側の２次巻線Ｎ22
を２分割し、各分割巻線Ｎ221，Ｎ222の出力を３端子安
定化装置５の入力側にＯＲ接続し、３端子安定化装置５
の入力電圧の変動に応じて３端子安定化装置５に対する
接続を切換える検出切換え手段８を設けた構成とし、主
制御系出力の過負荷により２次巻線Ｎ22の電圧が上昇し
た場合は、分割巻線Ｎ222 のみによる出力電圧を供給す
ることで入力電圧を下げ、２次巻線Ｎ22の電圧が下がっ
た場合は、分割巻線Ｎ221，Ｎ222による電圧を供給し入
力電圧を上げることで、３端子安定化装置５に対する入
力電圧の変動を小さく抑えるようにした。
の入力電圧の上昇を抑え、電力損失の少ない３端子安定
化装置の出力を得ること。 【構成】 ３端子安定化装置５の入力側の２次巻線Ｎ22
を２分割し、各分割巻線Ｎ221，Ｎ222の出力を３端子安
定化装置５の入力側にＯＲ接続し、３端子安定化装置５
の入力電圧の変動に応じて３端子安定化装置５に対する
接続を切換える検出切換え手段８を設けた構成とし、主
制御系出力の過負荷により２次巻線Ｎ22の電圧が上昇し
た場合は、分割巻線Ｎ222 のみによる出力電圧を供給す
ることで入力電圧を下げ、２次巻線Ｎ22の電圧が下がっ
た場合は、分割巻線Ｎ221，Ｎ222による電圧を供給し入
力電圧を上げることで、３端子安定化装置５に対する入
力電圧の変動を小さく抑えるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、多出力スイッチング電
源に関する。
源に関する。
【０００２】
【従来の技術】従来より一つのスイッチング電源により
多出力を得るものは知られており、多出力の安定化を図
る方式が種々提案されている。
多出力を得るものは知られており、多出力の安定化を図
る方式が種々提案されている。
【０００３】図４にその一例を示す。商用交流電源に接
続された整流平滑回路により得られる直流電圧はトラン
ス１の１次巻線Ｎ1 に供給される。ここに、１次巻線Ｎ
1 にはスイッチング素子、例えばＦＥＴ２が直列に接続
されており、駆動制御回路３によりこのＦＥＴ２をオン
・オフ制御することにより１次巻線Ｎ1 に誘起電圧が発
生し、トランス１の２次側に出力が生ずる。トランス１
は多段、例えば２段の２次巻線Ｎ21，Ｎ22を有するもの
で、各々ダイオードＤ1，Ｄ2及びコンデンサＣ1，Ｃ2を
介して整流平滑された２つの出力電圧Ｅ1，Ｅ2が得ら
れ、対応する負荷に供給される。
続された整流平滑回路により得られる直流電圧はトラン
ス１の１次巻線Ｎ1 に供給される。ここに、１次巻線Ｎ
1 にはスイッチング素子、例えばＦＥＴ２が直列に接続
されており、駆動制御回路３によりこのＦＥＴ２をオン
・オフ制御することにより１次巻線Ｎ1 に誘起電圧が発
生し、トランス１の２次側に出力が生ずる。トランス１
は多段、例えば２段の２次巻線Ｎ21，Ｎ22を有するもの
で、各々ダイオードＤ1，Ｄ2及びコンデンサＣ1，Ｃ2を
介して整流平滑された２つの出力電圧Ｅ1，Ｅ2が得ら
れ、対応する負荷に供給される。
【０００４】ここに、例えば２次巻線Ｎ21から取出され
る出力電圧Ｅ1 が精度を必要とされる主制御の対象とさ
れ、この出力電圧Ｅ1 の値が検出回路４により検出さ
れ、駆動制御回路３にフィードバックされて、ＦＥＴ２
を例えばＰＷＭ制御方式により駆動制御することによ
り、出力電圧Ｅ1 が一定となるように制御される。他の
出力電圧Ｅ2 側については、出力電圧Ｅ1 側ほどには精
度が要求されないものの、電源として設定出力が的確に
得られるように、例えばドロッパ型トランジスタ等によ
る３端子レギュレータ５が設けられ、主制御側によるＦ
ＥＴ２制御に関係なく、出力電圧Ｅ2 の安定化が図られ
ている。
る出力電圧Ｅ1 が精度を必要とされる主制御の対象とさ
れ、この出力電圧Ｅ1 の値が検出回路４により検出さ
れ、駆動制御回路３にフィードバックされて、ＦＥＴ２
を例えばＰＷＭ制御方式により駆動制御することによ
り、出力電圧Ｅ1 が一定となるように制御される。他の
出力電圧Ｅ2 側については、出力電圧Ｅ1 側ほどには精
度が要求されないものの、電源として設定出力が的確に
得られるように、例えばドロッパ型トランジスタ等によ
る３端子レギュレータ５が設けられ、主制御側によるＦ
ＥＴ２制御に関係なく、出力電圧Ｅ2 の安定化が図られ
ている。
【０００５】ところで、この種のトランス構成としては
フォワード方式とフライバック方式とがあるが、ここで
は２次側にインダクタンス用のチョークを要しないフラ
イバック方式のトランス１とされている。
フォワード方式とフライバック方式とがあるが、ここで
は２次側にインダクタンス用のチョークを要しないフラ
イバック方式のトランス１とされている。
【０００６】
【発明が解決しようとする課題】ところが、このような
フライバック方式の特性として、主制御をかけている出
力電圧Ｅ1 に対する負荷変動が大きくトランス１による
電圧調整が大きいと、他出力側の３端子レギュレータ５
に対する入力電圧（巻線Ｎ22間電圧）の変動幅も大きく
なってしまう。図５にこのような主制御をかけている出
力電圧Ｅ1 に対する負荷電流と３端子レギュレータ５の
入力電圧との関係を示す。
フライバック方式の特性として、主制御をかけている出
力電圧Ｅ1 に対する負荷変動が大きくトランス１による
電圧調整が大きいと、他出力側の３端子レギュレータ５
に対する入力電圧（巻線Ｎ22間電圧）の変動幅も大きく
なってしまう。図５にこのような主制御をかけている出
力電圧Ｅ1 に対する負荷電流と３端子レギュレータ５の
入力電圧との関係を示す。
【０００７】主制御系のフィードバック制御に伴い、こ
のように３端子レギュレータ５に対する入力電圧が大き
く変動しても、抵抗的に作用する３端子レギュレータ５
の作用により出力電圧Ｅ2 としては安定したものが得ら
れるものの、変動電圧の大きさに伴いこの３端子レギュ
レータ５で消費される電力損失＝発熱が大きくなってし
まい、好ましくない。かといって、この系は主制御系で
はないので、この３端子レギュレータ５の入力側の変動
をＦＥＴ２側にフィードバックしてＰＷＭ方式等により
安定化させるわけにもいかない。
のように３端子レギュレータ５に対する入力電圧が大き
く変動しても、抵抗的に作用する３端子レギュレータ５
の作用により出力電圧Ｅ2 としては安定したものが得ら
れるものの、変動電圧の大きさに伴いこの３端子レギュ
レータ５で消費される電力損失＝発熱が大きくなってし
まい、好ましくない。かといって、この系は主制御系で
はないので、この３端子レギュレータ５の入力側の変動
をＦＥＴ２側にフィードバックしてＰＷＭ方式等により
安定化させるわけにもいかない。
【０００８】
【課題を解決するための手段】スイッチング素子と、多
段の２次巻線を有するトランスとを備えて、前記２次巻
線により多出力を得、多出力の内の一出力を主制御の対
象としてその電圧を検出し前記スイッチング素子をフィ
ードバック制御してこの一出力を安定化させるととも
に、多出力の内の他出力を３端子安定化装置に入力させ
て安定化させるようにした多出力スイッチング電源にお
いて、前記３端子安定化装置の入力側の２次巻線を複数
に分割し、分割された各２次巻線の出力を３端子安定化
装置の入力側に選択自在に接続し、前記３端子安定化装
置の入力電圧を検出しこの検出電圧に応じて前記３端子
安定化装置に入力される各２次巻線の出力を切換える検
出切換え手段を設けた。
段の２次巻線を有するトランスとを備えて、前記２次巻
線により多出力を得、多出力の内の一出力を主制御の対
象としてその電圧を検出し前記スイッチング素子をフィ
ードバック制御してこの一出力を安定化させるととも
に、多出力の内の他出力を３端子安定化装置に入力させ
て安定化させるようにした多出力スイッチング電源にお
いて、前記３端子安定化装置の入力側の２次巻線を複数
に分割し、分割された各２次巻線の出力を３端子安定化
装置の入力側に選択自在に接続し、前記３端子安定化装
置の入力電圧を検出しこの検出電圧に応じて前記３端子
安定化装置に入力される各２次巻線の出力を切換える検
出切換え手段を設けた。
【０００９】
【作用】主制御の対象とされる出力の過負荷により３端
子安定化装置を有する２次巻線の電圧が上昇した場合に
は、検出切換え手段により分割された各２次巻線の一部
の巻線による電圧を３端子安定化装置に供給することで
入力電圧を下げ、３端子安定化装置に対する２次巻線の
電圧が下がった場合には、検出切換え手段により分割さ
れた各２次巻線の一部又は全部によるＯＲ電圧を３端子
安定化装置に供給することで入力電圧を上げることがで
きるので、３端子安定化装置に対する入力電圧の変動が
小さく抑えられ、３端子安定化装置での電力損失が低減
される。
子安定化装置を有する２次巻線の電圧が上昇した場合に
は、検出切換え手段により分割された各２次巻線の一部
の巻線による電圧を３端子安定化装置に供給することで
入力電圧を下げ、３端子安定化装置に対する２次巻線の
電圧が下がった場合には、検出切換え手段により分割さ
れた各２次巻線の一部又は全部によるＯＲ電圧を３端子
安定化装置に供給することで入力電圧を上げることがで
きるので、３端子安定化装置に対する入力電圧の変動が
小さく抑えられ、３端子安定化装置での電力損失が低減
される。
【００１０】
【実施例】本発明の一実施例を図１ないし図３に基づい
て説明する。多出力スイッチング電源としての基本は図
４方式に準ずるものであり、同一部分は同一符号を用い
て示す。図１は原理的な基本構成を示すもので、３端子
レギュレータ５に電圧を供給するトランス１の２次巻線
Ｎ22は２分割され、分割巻線Ｎ221，Ｎ222とされてい
る。これらの分割巻線Ｎ221，Ｎ222の出力は各々ダイオ
ードＤ21，Ｄ22を介して前記３端子レギュレータ５の入
力側にＯＲ接続されている。ダイオードＤ21，Ｄ22に対
応して平滑用のコンデンサＣ21，Ｃ22も設けられてい
る。ここに、前記ダイオードＤ21と３端子レギュレータ
５との間にはスイッチ素子６が介在されている。さら
に、前記２次巻線Ｎ22間の電圧を検出して前記スイッチ
素子６を開閉制御する検出器７が設けられている。これ
らのスイッチ素子６と検出器７とにより検出切換え手段
８が構成されている。
て説明する。多出力スイッチング電源としての基本は図
４方式に準ずるものであり、同一部分は同一符号を用い
て示す。図１は原理的な基本構成を示すもので、３端子
レギュレータ５に電圧を供給するトランス１の２次巻線
Ｎ22は２分割され、分割巻線Ｎ221，Ｎ222とされてい
る。これらの分割巻線Ｎ221，Ｎ222の出力は各々ダイオ
ードＤ21，Ｄ22を介して前記３端子レギュレータ５の入
力側にＯＲ接続されている。ダイオードＤ21，Ｄ22に対
応して平滑用のコンデンサＣ21，Ｃ22も設けられてい
る。ここに、前記ダイオードＤ21と３端子レギュレータ
５との間にはスイッチ素子６が介在されている。さら
に、前記２次巻線Ｎ22間の電圧を検出して前記スイッチ
素子６を開閉制御する検出器７が設けられている。これ
らのスイッチ素子６と検出器７とにより検出切換え手段
８が構成されている。
【００１１】このような基本構成において、検出器７に
より検出される２次巻線Ｎ22間の電圧、即ち３端子レギ
ュレータ５に対する入力電圧が所定値より高くなった場
合にはスイッチ素子６をオフさせて切離し、入力電圧を
分割巻線Ｎ222 のみによるものとして下げ、３端子レギ
ュレータ５に対する入力電圧が所定値より低くなった場
合にはスイッチ素子６をオンさせて分割巻線Ｎ221，Ｎ
222による入力電圧として上げる。即ち、検出器７によ
る検出電圧に応じて、２次巻線Ｎ22としての巻線数、即
ち、インダクタンス値を変化させることにより、３端子
レギュレータ５の入力電圧の変動が抑えられ、電力損失
の少ないものとなる。つまり、出力側から見れば、２次
巻線Ｎ22のインダクタンス値を変化させていることか
ら、いうなれば、ＰＷＭ制御方式による定電圧制御とは
異なる可変インダクタンスによる定電圧制御を提供する
ものとなる。数式で示せば、３端子レギュレータ５で発
生する熱量Ｗ(ｘ)はＷ(ｘ)＝Ｖｏ×Ｉｏ(ｘ)＝（１／
２）Ｌ(ｘ)Ｉ2ｆ（ただし、ｆは３端子レギュレータ５
の発振周波数）であり、この式中のインダクタンス成分
Ｌ(ｘ)を可変するものに相当する。
より検出される２次巻線Ｎ22間の電圧、即ち３端子レギ
ュレータ５に対する入力電圧が所定値より高くなった場
合にはスイッチ素子６をオフさせて切離し、入力電圧を
分割巻線Ｎ222 のみによるものとして下げ、３端子レギ
ュレータ５に対する入力電圧が所定値より低くなった場
合にはスイッチ素子６をオンさせて分割巻線Ｎ221，Ｎ
222による入力電圧として上げる。即ち、検出器７によ
る検出電圧に応じて、２次巻線Ｎ22としての巻線数、即
ち、インダクタンス値を変化させることにより、３端子
レギュレータ５の入力電圧の変動が抑えられ、電力損失
の少ないものとなる。つまり、出力側から見れば、２次
巻線Ｎ22のインダクタンス値を変化させていることか
ら、いうなれば、ＰＷＭ制御方式による定電圧制御とは
異なる可変インダクタンスによる定電圧制御を提供する
ものとなる。数式で示せば、３端子レギュレータ５で発
生する熱量Ｗ(ｘ)はＷ(ｘ)＝Ｖｏ×Ｉｏ(ｘ)＝（１／
２）Ｌ(ｘ)Ｉ2ｆ（ただし、ｆは３端子レギュレータ５
の発振周波数）であり、この式中のインダクタンス成分
Ｌ(ｘ)を可変するものに相当する。
【００１２】図２にスイッチ素子６としてＦＥＴを用い
た場合の検出器７周辺の具体的回路例を示す。まず、２
次巻線Ｎ22間にはダイオードＤ71とコンデンサＣ71とが
接続され、その接続中点、即ちダイオードＤ71のカソー
ドには２つのツェナダイオードＺＤ71，ＺＤ72が抵抗Ｒ
71，Ｒ72とともに並列に接続されている。ここに、ツェ
ナダイオードＺＤ71，ＺＤ72のクランプ電圧ＶZD71，Ｖ
ZD72はＶZD71＜ＶZD72に設定されている。また、ツェナ
ダイオードＺＤ71と抵抗Ｒ71との接続中点には抵抗Ｒ73
を介してトランジスタＱ71のベースが接続されている。
このトランジスタＱ71のコレクタにはトランジスタＱ72
が接続されている。このトランジスタＱ72は巻線Ｎ22の
電源ラインに抵抗Ｒ74とともに直列に接続されており、
その接続中点が抵抗Ｒ75，Ｒ76による分圧回路を介して
ＦＥＴ６のベースに接続されている。
た場合の検出器７周辺の具体的回路例を示す。まず、２
次巻線Ｎ22間にはダイオードＤ71とコンデンサＣ71とが
接続され、その接続中点、即ちダイオードＤ71のカソー
ドには２つのツェナダイオードＺＤ71，ＺＤ72が抵抗Ｒ
71，Ｒ72とともに並列に接続されている。ここに、ツェ
ナダイオードＺＤ71，ＺＤ72のクランプ電圧ＶZD71，Ｖ
ZD72はＶZD71＜ＶZD72に設定されている。また、ツェナ
ダイオードＺＤ71と抵抗Ｒ71との接続中点には抵抗Ｒ73
を介してトランジスタＱ71のベースが接続されている。
このトランジスタＱ71のコレクタにはトランジスタＱ72
が接続されている。このトランジスタＱ72は巻線Ｎ22の
電源ラインに抵抗Ｒ74とともに直列に接続されており、
その接続中点が抵抗Ｒ75，Ｒ76による分圧回路を介して
ＦＥＴ６のベースに接続されている。
【００１３】一方、ツェナダイオードＺＤ72と抵抗Ｒ72
との接続中点には抵抗Ｒ77を介してトランジスタＱ73の
ベースが接続され、このトランジスタＱ73のコレクタ側
にはトランジスタＱ74が接続されている。このトランジ
スタＱ74はダイオードＤ22出力側に対して抵抗Ｒ78を介
して接続されているとともに、前記ツェナダイオードＺ
Ｄ71と抵抗Ｒ71との接続中点に対してダイオードＤ72を
介して接続されている。また、ＦＥＴ６の出力側にはダ
イオードＤ73が接続されている。
との接続中点には抵抗Ｒ77を介してトランジスタＱ73の
ベースが接続され、このトランジスタＱ73のコレクタ側
にはトランジスタＱ74が接続されている。このトランジ
スタＱ74はダイオードＤ22出力側に対して抵抗Ｒ78を介
して接続されているとともに、前記ツェナダイオードＺ
Ｄ71と抵抗Ｒ71との接続中点に対してダイオードＤ72を
介して接続されている。また、ＦＥＴ６の出力側にはダ
イオードＤ73が接続されている。
【００１４】このような構成において、主制御系の負荷
変動によりその負荷電流が上昇する場合の動作を図３を
参照して説明する。まず、通常状態にあっては、トラン
ジスタＱ72はオフ状態にあり、ＦＥＴ６はベースバイア
スされてオン状態にある。よって、ダイオードＤ73のカ
ソード電圧はＯＲ接続されたダイオードＤ21，Ｄ22のカ
ソード側出力の和となる。よって、負荷電流が図３(ａ)
に示すように上昇すると、フライバック方式のトランス
１の特性として、２次巻線Ｎ22間の電圧も変動して高く
なるため、ダイオードＤ71のカソード電圧は同図(ｂ)に
示すように同様に上昇し、ダイオードＤ73のカソード電
圧も同図(ｇ)に示すように上昇する。このカソード電圧
がツェナダイオードＺＤ71のクランプ電圧ＶZD71を超え
ると、瞬時に上昇し、トランジスタＱ71がオンし、その
コレクタ電圧ＶCE71が同図(ｃ)に示すようにＬレベルと
なる。これにより、トランジスタＱ72もオンするので、
ＦＥＴ６のベースバイアスがカットされ、ＦＥＴ６がオ
フし、ダイオードＤ21側出力が切離される。よって、ダ
イオードＤ73のカソード電圧も同図(ｇ)に示すように分
割巻線Ｎ222 分のみによるものに低下される。
変動によりその負荷電流が上昇する場合の動作を図３を
参照して説明する。まず、通常状態にあっては、トラン
ジスタＱ72はオフ状態にあり、ＦＥＴ６はベースバイア
スされてオン状態にある。よって、ダイオードＤ73のカ
ソード電圧はＯＲ接続されたダイオードＤ21，Ｄ22のカ
ソード側出力の和となる。よって、負荷電流が図３(ａ)
に示すように上昇すると、フライバック方式のトランス
１の特性として、２次巻線Ｎ22間の電圧も変動して高く
なるため、ダイオードＤ71のカソード電圧は同図(ｂ)に
示すように同様に上昇し、ダイオードＤ73のカソード電
圧も同図(ｇ)に示すように上昇する。このカソード電圧
がツェナダイオードＺＤ71のクランプ電圧ＶZD71を超え
ると、瞬時に上昇し、トランジスタＱ71がオンし、その
コレクタ電圧ＶCE71が同図(ｃ)に示すようにＬレベルと
なる。これにより、トランジスタＱ72もオンするので、
ＦＥＴ６のベースバイアスがカットされ、ＦＥＴ６がオ
フし、ダイオードＤ21側出力が切離される。よって、ダ
イオードＤ73のカソード電圧も同図(ｇ)に示すように分
割巻線Ｎ222 分のみによるものに低下される。
【００１５】その後、駆動回路３によるフィードバック
制御が働き、負荷電流が下がり始めると、ダイオードＤ
71、Ｄ73のカソード電圧も同図(ｂ)(ｇ)に示すように同
様に下がり始める。この動作において、ダイオードＤ71
のカソード電圧がツェナダイオードＺＤ72のクランプ電
圧ＶZD72以下になると、瞬時にトランジスタＱ73がオフ
し、トランジスタＱ74がオンする。これにより、トラン
ジスタＱ71のベース側がダイオードＤ72、トランジスタ
Ｑ74を介してカットされるため、トランジスタＱ71がオ
フし、トランジスタＱ72もオフする。よって、ＦＥＴ６
はベースバイアスされてオン状態に戻り、ダイオードＤ
73のカソード電圧はダイオードＤ21側出力も加わった状
態に上昇する。
制御が働き、負荷電流が下がり始めると、ダイオードＤ
71、Ｄ73のカソード電圧も同図(ｂ)(ｇ)に示すように同
様に下がり始める。この動作において、ダイオードＤ71
のカソード電圧がツェナダイオードＺＤ72のクランプ電
圧ＶZD72以下になると、瞬時にトランジスタＱ73がオフ
し、トランジスタＱ74がオンする。これにより、トラン
ジスタＱ71のベース側がダイオードＤ72、トランジスタ
Ｑ74を介してカットされるため、トランジスタＱ71がオ
フし、トランジスタＱ72もオフする。よって、ＦＥＴ６
はベースバイアスされてオン状態に戻り、ダイオードＤ
73のカソード電圧はダイオードＤ21側出力も加わった状
態に上昇する。
【００１６】なお、本実施例では、３端子レギュレータ
５に対する２次巻線Ｎ22を２分割したが、２分割に限ら
ず、適宜数に分割してダイオードＯＲ接続し、その出力
側について一つを除き、スイッチ素子を設け、検出電圧
に応じて適宜オン・オフ制御し、より細かく巻線数を可
変させるようにしてもよい。これによれば、３端子レギ
ュレータ５に対する入力電圧の変動をより小さなものと
することができる。
５に対する２次巻線Ｎ22を２分割したが、２分割に限ら
ず、適宜数に分割してダイオードＯＲ接続し、その出力
側について一つを除き、スイッチ素子を設け、検出電圧
に応じて適宜オン・オフ制御し、より細かく巻線数を可
変させるようにしてもよい。これによれば、３端子レギ
ュレータ５に対する入力電圧の変動をより小さなものと
することができる。
【００１７】
【発明の効果】本発明は、上述したように、３端子安定
化装置の入力側の２次巻線を複数に分割し、分割された
各２次巻線出力を３端子安定化装置の入力側に選択自在
に接続し、３端子安定化装置の入力電圧の検出値に応じ
て接続する各２次巻線の出力を切換える検出切換え手段
を設けたので、主制御の対象とされる出力の過負荷によ
り３端子安定化装置を有する２次巻線の電圧が上昇した
場合には、各２次巻線の出力の一部の巻線による出力電
圧を３端子安定化装置に供給することで入力電圧を下
げ、３端子安定化装置に対する２次巻線の電圧が下がっ
た場合には、各２次巻線の出力の一部又は全部による電
圧を３端子安定化装置に供給することで入力電圧を上げ
ることができ、３端子安定化装置に対する入力電圧の変
動を小さく抑えることができ、よって、可変インダクタ
ンスによる定電圧制御が可能となり、３端子安定化装置
での電力損失を低減させることができる。
化装置の入力側の２次巻線を複数に分割し、分割された
各２次巻線出力を３端子安定化装置の入力側に選択自在
に接続し、３端子安定化装置の入力電圧の検出値に応じ
て接続する各２次巻線の出力を切換える検出切換え手段
を設けたので、主制御の対象とされる出力の過負荷によ
り３端子安定化装置を有する２次巻線の電圧が上昇した
場合には、各２次巻線の出力の一部の巻線による出力電
圧を３端子安定化装置に供給することで入力電圧を下
げ、３端子安定化装置に対する２次巻線の電圧が下がっ
た場合には、各２次巻線の出力の一部又は全部による電
圧を３端子安定化装置に供給することで入力電圧を上げ
ることができ、３端子安定化装置に対する入力電圧の変
動を小さく抑えることができ、よって、可変インダクタ
ンスによる定電圧制御が可能となり、３端子安定化装置
での電力損失を低減させることができる。
【図１】本発明の一実施例を示す基本構成の回路図であ
る。
る。
【図２】その一部の具体的構成を示す回路図である。
【図３】その動作を示すタイミングチャートである。
【図４】従来例を示す回路図である。
【図５】フライバック方式における負荷電流−３端子レ
ギュレータ入力電圧特性図である。
ギュレータ入力電圧特性図である。
１ トランス ２ スイッチング素子 ５ ３端子安定化装置 ８ 検出切換え手段 Ｎ21，Ｎ22 ２次巻線 Ｎ221，Ｎ222 分割巻線 Ｄ21，Ｄ22 ダイオード
Claims (1)
- 【請求項１】 スイッチング素子と、多段の２次巻線を
有するトランスとを備えて、前記２次巻線により多出力
を得、多出力の内の一出力を主制御の対象としてその電
圧を検出し前記スイッチング素子をフィードバック制御
してこの一出力を安定化させるとともに、多出力の内の
他出力を３端子安定化装置に入力させて安定化させるよ
うにした多出力スイッチング電源において、前記３端子
安定化装置の入力側の２次巻線を複数に分割し、分割さ
れた各２次巻線の出力を３端子安定化装置の入力側に選
択自在に接続し、前記３端子安定化装置の入力電圧を検
出しこの検出電圧に応じて前記３端子安定化装置に入力
される各２次巻線の出力を切換える検出切換え手段を設
けたことを特徴とする多出力スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24541491A JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24541491A JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591741A true JPH0591741A (ja) | 1993-04-09 |
Family
ID=17133303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24541491A Pending JPH0591741A (ja) | 1991-09-25 | 1991-09-25 | 多出力スイツチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101299247B1 (ko) * | 2008-08-11 | 2013-08-22 | 삼성테크윈 주식회사 | Ｄｃ_링크 전압 감지용 전원 전압을 제공하는 인버터용 게이트 드라이브 전원 공급 회로 |
| JP2018007289A (ja) * | 2016-06-27 | 2018-01-11 | 日立アプライアンス株式会社 | 冷蔵庫 |
-
1991
- 1991-09-25 JP JP24541491A patent/JPH0591741A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101299247B1 (ko) * | 2008-08-11 | 2013-08-22 | 삼성테크윈 주식회사 | Ｄｃ_링크 전압 감지용 전원 전압을 제공하는 인버터용 게이트 드라이브 전원 공급 회로 |
| JP2018007289A (ja) * | 2016-06-27 | 2018-01-11 | 日立アプライアンス株式会社 | 冷蔵庫 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657877B2 (en) | Power supply circuit | |
| JPH028549B2 (ja) | ||
| US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
| US6977830B2 (en) | Power supply apparatus | |
| JPH01222659A (ja) | 電流バランス型スイッチングレギュレータ | |
| JP2000156975A (ja) | Ｄｃ―ｄｃコンバ―タ | |
| US6917530B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load | |
| JPH0591741A (ja) | 多出力スイツチング電源 | |
| US7499300B2 (en) | Self-driven synchronous rectification and voltage stabilization circuit | |
| US6611436B2 (en) | Switching power supply unit having a regulator circuit and electronic apparatus using the same | |
| JPH06327248A (ja) | 一石フォワード形多出力コンバータ | |
| US3560837A (en) | Shunt regulated power supply with limited over-voltage and short-circuit current | |
| JPH0919143A (ja) | 多出力スイッチングレギュレータ | |
| KR0176452B1 (ko) | 전원장치에 있어서 출력전압의 오차검출회로 및 방법 | |
| JPH06178537A (ja) | スイッチング電源 | |
| JPH0624893Y2 (ja) | シリーズレギュレータの過負荷防止回路 | |
| JPS6359766A (ja) | スイツチングレギユレ−タ | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
| JP3211030B2 (ja) | スイッチングレギュレータ | |
| JPH10108462A (ja) | 自励式スイッチング電源回路 | |
| JP3139699B2 (ja) | スイッチング電源回路 | |
| JP3157625B2 (ja) | 多出力電源装置 | |
| JPH09266671A (ja) | スイッチング電源装置 | |
| JPS62178171A (ja) | 高圧電源装置 | |
| JP3410571B2 (ja) | 直流電源回路 |