JPS5852244B2

JPS5852244B2 - モ−タの回転数調整装置

Info

Publication number: JPS5852244B2
Application number: JP52051413A
Authority: JP
Inventors: 良秋山; 祥晃五十嵐
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1977-05-04
Filing date: 1977-05-04
Publication date: 1983-11-21
Also published as: JPS53136614A

Description

【発明の詳細な説明】本発明は簡単な操作ならびに構成で、前もって設定され
ている基準の回転数を中心として、適当なきざみ幅で調
整かつ表示することのできるモータの回転数調整装置に
関するもので、特にリセット機能を持たせることにより
、モータがいかなる回転状態であっても直ちに基準の回
転数に設定しなおすことができるようにしたものである
。

従来、プレーヤ等のモータの回転数を調整する場合、基
準周波数に同期して回転する位相制御型モータ、あるい
は基準電圧によって制御される速度制御型モータに、そ
れぞれＲＣ発振器等で構成される周波数可変型発振器の
出力、またはツェナーダイオードと可変抵抗器で構成さ
れる可変の基準電圧発生器の出力を与え、その出力をア
ナログ的に変えることにより、モータの回転数を調整す
るのが普通であった。

しかし、従来のこれらの方式では、部品の経年変化や周
囲温度等の影響が大きく、さらに回転数を連続的に変化
させるため実際の回転数と表示とを正確に対応させるの
が困難であった。

そのため、位相制御ループを構成する分周器の分周数を
外部からデジタル的に制御して位相制御ループの出力周
波数を制御し、その出力周波数でモータの回転数を制御
する方式が上述の欠点をなくすための一般的な方法とし
て考えられている。

この場合、分周数の制御には簡単なデコード回路をもっ
たロータリースイッチや、すでに自身でデコード機能を
もったデジタルスイッチ（サミールスイッチなどとも呼
ばれる）などが用いられている。

しかし、このような方式をプレーヤの回転数調整などの
様に基準の回転数（３３−Ｈｒｌ）ｍｌ４５ｒｐｍ
１７８ｒｌｌりが決まっている機器に応用して回転数
を調整する場合、例えば基準の回転数よりはるかに離れ
た回転数から基準の回転数へ戻そうとする場合にはロー
タリースイッチやデジタルスイッチを何段階も動かす必
要があった。

本発明は、そのような欠点をなくしたモータの回転数調
整装置を提供するものである。

以下、本発明を図示の実施例に基いて説明する。

第１図は本発明の基本的ブロック図であり、図中の１は
回転数調整手段、２は回転数表示部、３はクロックパル
ス発生回路、４，５および６はそれぞれ位相制御ループ
を構成するプログラム可能な分周回路、位相比較回路、
および電圧制御型発振器である。

７は入力周波数に比例して回転する周波数制御型のモー
タである。

また、８は上記回転数調整手段１に基準の回転数指令を
出す様に指示するリセットスイッチ、９と１０はそれぞ
れ回転数調整手段１に回転数の増加、減少の指令を出す
様に指示する増加スイッチと減少スイッチであり、これ
らはスイッチ操作手段を構成する。

前記の回転数調整手段１はクロックパルス発生回路３の
信号を受けて内容を増減するアップ・ダウン・カウンタ
で構成され、そのカウンタは複数個の２進または２進化
１０進出力をもっており、そのカウンタの出力で位相制
御ループ内のプログラム可能な分周回路４をプログラム
し、位相制御ループの出力周波数を制御し、モータ７の
回転数を制御するようになっている。

以上の構成において、プログラム可能な分周回路４の分
局数をＮとすると、位相比較回路５に入力される基準周
波数ｆは、プログラム可能な分周回路４、位相比較回路
５、電圧制御型発振器６によって構成される位相制御ル
ープによって、Ｎ倍され、位相制御ループの出力、すな
わち電圧制御発振器６の出力周波数はＮｆとなる。

さらにモータ７は人力周波数に比例して制御される構成
のため、その回転数は位相制御ループの出力周波数に比
例して制御される。

すなわち、プログラム可能な分周回路４の分周数Ｎに比
例して、モータ７の回転数が制御される。

この場合のモータ７の回転の状態は回転数設定手段１を
構成するアップ・ダウン・カウンタの出力を回転数表示
部２で適当に論理処理することによって表示される。

第２図は第１図のブロック図を更に具体化した本発明の
実施例を示し、これは自動スキャナ（５ｃａｎｎｅｒ
）によって０．２パーセントきざみで回転数を設定、表
示するようにしたものである。

同図において、ｌＬ１２はそれぞれアップカウント用ク
ロック端子Ｕとダウンカウント用クロック端子りと、４
つのＢＣＤ（２進化１０進）のプリセット入力端子ａ、
ｂ、ｃ、ｄと、４つのＢＣＤ出力端子Ａ、Ｂ、Ｃ，Ｄと
、上記４つの入力端子ａ、ｂ、ｃ、ｄにプリセッ
トされている値を読み込むためのロード端子ＬＤとを持
ったプログラム可能なアップ・ダウン・カウンタ（Ｐｒ
ｏｇｒａｍａｂｌｅ・Ｕｐ −Ｄｏｗｎ −Ｃｏｕｎｔ
ｅｒ）であり、上述のａ、ｂ。

ｃ、ｄとＡ、Ｂ、Ｃ，Ｄはそれぞれ順に２°、２１゜２
２、２３に対応し、プリセット値の読み込みはＬＤ端
子が論理Ｏの時に行なわれる様に構成されでいる。

これらのプログラム可能なアップ・ダウン・カウンター
１．１２は第１図の回転数調整手段１を構成する。

１３はＡ、Ｂ、Ｃ，Ｄの値とモータ７の回転数とを対応
させるためのデコード回路、１４は回転数表示素子で、
これは発光ダイオードやニキシー管等で構成さへその
単位は本実施例の場合はパーセントである。

これらのデコード回路１３と回転数表示素子１４は第１
図の回転数表示部２を構成する。

１５は上記プログラム可能なアップ・ダウン・カウンタ
ー１．１２の内容を増減させるためのクロックパルス発
生回路で、ＲＣ発振器や非安定マルチバイブレークなど
で構成されている。

これらは第１図の３に相当する。１６と１７はアップカ
ウントならびにダウンカラ１ントの動作選択を行なう
ためのＯＲゲート回路で、それぞれの出力端子は前記の
プログラム可能なアップ・ダウン・カウンター１．１２
のＵ端子とＤ端子に接続され、ＯＲゲート回路１６の一
方の入力端子はクロックパルス発生回路１５の出力端子
；に、また他方の入力端子はモーターの回転数を増加さ
せるための増加スイッチ９に接続されている。

他方のＯＲゲート回路１７の２つの入力端子も、それぞ
れクロックパルス発生回路１５の出力端子とモーターの
回転数を減少させる減少スイッチ１０に接続されている
。

１８．１９．２０はそれぞれのロジック回路に論理ルベ
ルを与えるための抵抗である。

２１は位相制御ループの出力周波数を周波数制御型のモ
ータ７を制御するために適した周波数にまで下げるため
の分局器で、本実施例の場合、分周数は土としている。

２２はプログラム可能なアップ００ダウン・カウンター１．１２の指令を受けて分周数を変
えるプログラム可能な分周器で、これは上記アップ・ダ
ウン・カウンター２．１１の指令出■ 力がｏ（ｏｏｏｏ、ｏｏｏｏ）の時に１市分周器とな
り、指令出力がｎ（ただし、ｎは１以上の整数）の時は
の分局器となる様に構成されてい４５０＋ｎいる。

これは第１図の４に相当する。また、上述のプログラム
可能なアップ・ダウン・カウンタ１２．１１には５０（
０１０１，００００）の値がプリセットされている。

次に本実施例において、モータの回転数を基準の回転数
より＋６．４パーセント増加させる場合について説明す
る。

まず、初期状態の設定のためにリセットスイッチ８を押
すと、プログラム可能なアップ・ダウン・カウンタ１２
，１１には５０（０１０１，００００）が読込まれ、そ
の結果、１プログラム可能な分局器２２は４５０＋５０５００分
周器となり、電圧制御型発振器６は位相比較回路５の基
準周波数をｆとすると、５００ｆの周波数で発振する。

そして、その発振周波数は分周器２１で５００に分周
さへｆとなって周波数制御型のモーターを回転させる
。

この時の回転数の表示はプログラム可能なアップ・ダウ
ン・カウンター１，１２の出力Ａ、Ｂ、Ｃ，Ｄをデコー
ド回路１３によって処理することにより、回転数表示素
子１４は０．０パーセントと表示する。

次に基準の＋６．４パーセントに回転数を設定する場合
について説明する。

まず、増加スイッチ９を押すと、ＯＲゲート回路１６の
ゲートが開くため、クロックパルス発生回路１５から発
生するクロックパルスがアップ・ダウン・カウンター１
のＵ端子に加えられ、アップ・ダウン・カウンター２．
１１の内容は５０．５１．５２・・・・・・と増加して
行き、クロックパルス発生回路１５が３２個のパルスを
出し終えた時に増加スイッチ９を離せばＯＲゲート回路
１６のゲートが閉じて、その結果、アップ・ダウン・カ
ウンター２．１１の内容は８２で固定される。

そのため、プログラム可能１な分周器２２は −一分周器となり、４５０＋８
２５３２電圧制御型発振器６は５３２ｆの周波数で発振し、３２
ｆその周波数は分局器２１で分周され□＝００１．０６４ｆとなり、モータ７を回転させる。

この時、デコード回路１３と回転数表示素子１４によっ
て回転数の設定は＋６．４パーセントと表示される。

次に、この状態からモータ７の回転数を基準の０．０パ
ーセントに戻す場合は減少スイッチ１０を押してダウン
カウント用のクロック端子りにクロツクパルスを送り込
み、３２パルスカウントダウンしたところで減少スイッ
チ１０を離せば０．０パーセントに設定し直すことがで
きるが、しかし、この様な方法では時間がかかり、また
常に表示を監視している必要がある。

そのため本実施例では上述の操作のかわりにリセットス
イッチ８を押すことにより、アップ・ダウン・カウンタ
１２゜１１のプリセット入力端子に再び５０（０１０１
゜ｏｏｏｏ）をプリセットして、直ちにＯ１Ｏパーセン
トの設定に戻すことができるようにしている。

第３図はプログラム可能なアップ・ダウン・カウンタの
入力クロックパルスとして、クロックパルス発生回路の
出力パルスの代りに、基準周波数ｆを分周するクロック
用分局器２３の分局出力を用いた本発明の他の実施例を
示す図である。

動作は第２図の実施例と本質的に同じであるので、ここ
での説明は省略する。

ただ、この実施例は安定なりロックパルスを得やすいと
いう特長がある。

なお、基準周波数ｆを、それより周波数の高い基準の発
振器を分周してつくる場合は、基準の発振器出力を適当
に分周してクロックパルスとすることもできる。

第４図はモータの回転数を基準の回転数に設定するため
の専用のリセットスイッチ（第２図、第３図における８
）を省略し、その代りに増加スイッチ９と減少スイッチ
１０を同時に操作した時にリセットされて基準の回転数
に設定される様に構成した本発明のもう一つの実施例で
ある。

図中の２４はＯＲゲート回路、２５はＡＮＩ）ゲート回
路であり、他は第２図に示したものと同様である。

この第４図において、今、増加スイッチ９と減少スイッ
チ１０を同時に押さえると、ＯＲゲート回路２４の２つ
の入力は共に論理０となり、その結果、ＯＲゲート回路
２４の出力も論理Ｏとなる。

ＯＲゲート回路２４の出力はアップ・ダウン・カウンタ
１１，１２のロード端子ＬＤに接続されているため、プ
リセットされている値５０（０１０１゜ｏｏｏｏ）が読
込まれる。

一方、パルス発生回路１５の出力はＡＮＤゲート回路２
５によって通過が阻止されているため、クロックパルス
はカウントされず、基準の０．０パーセントの状態に設
定される。

なお以上の実施例ではアップカウント用ツク入力端子
とダウンカウント用クロック入力端子の２つのクロック
端子をもったプログラム可能なアップ・ダウン・カウン
タを用いたが、入力クロックは１つで、その代りにアッ
プとダウンの動作切換え端子がついているアップ・ダウ
ン・カウンタを用いても同様の効果を得ることができる
。

また、先述の本発明の実施例では２進化１０進のプログ
ラム可能なカウンタを使用した例で説明しまたが、これに限らずに通常の７分周器を組合わせても同
様の装置を得ることができる。

また、プログラム可能な分周器２２の基本の分周数を変
更することにより、０．２パーセントきざみに限定する
ことなく、任意のきざみ幅のものを実現することができ
、分局器２１も丁で１分周に限らずモータの制御に適し
た分周数とすることができる。

以上述べた様に本発明は適当なきざみ幅で回転数を制御
することができ、いかなる回転数の設定の状態からでも
リセットスイッチを操作することによって、または増加
スイッチと減少スイッチを同時に操作することによって
、他の回転数設定を経ることなく直ちに基準の回転数に
設定し直すことができるという非常にすぐれた特長をも
っているもので、特にプレーヤやテープレコーダ等に採
用して有効なものである。

【図面の簡単な説明】

第１図は本発明の基本的ブロック図、第２図。第３図および第４図はそれぞれ本発明の実施例を示す回
路構成図である。１・・・・・・回転数調整手段、２・・・・・・回転数
表示部、３・・・・・・クロックパルス発生回路、４・
・・・・・プログラム可能な分周回路、５・・・・・・
位相比較回路、６・・・・・・電圧制御型発振器、７・
・・・・・周波数制御型のモータ、８・・・・・・リセ
ットスイッチ、９・・・・・・増加スイッチ、１０・・
・・・・減少スイッチ、１１．１２・・・・・・プログ
ラム可能なアップ・ダウン・カウンタ、１３・・・・・
・デコード回路、１４・・・・・・回転数表示素子、１
５・・・・・・クロックパルス発生回路、１６．１７・
・・・・・ＯＲゲート回路、２１・・・・・・分周器、
２２・・・・・・プログラム可能な分局器、２３・・・
・・・クロック用分周器、２４・・・・・・ＯＲゲート
回路、２５・・・・・・ＡＮＤゲート回路。

Claims

【特許請求の範囲】１モータの回転数表示部を含む回転数調整手段と、該
回転数調整手段の出力により制御されるプログラム可能
な分周回路と、基準周波数信号が入力される第１の入力
端子と比較周波数信号が入力される第２の入力端子を持
ち、それぞれの入力の位相差に対応した直流電圧を発生
する位相比較回路と、該位相比較回路の出力電圧に応じ
て発振周波数が制御される電圧制御型発振器と、入力周
波数に比例した回転出力を得る周波数制御型のモータを
具備し、かつ上記電圧制御型発振器の出力の一部を上記
分周回路を通して上記位相比較回路の第２の入力端子に
与えることにより上記位相比較回路の第１の入力端子に
与えられる基準周波数信号を逓倍する位相制御ループを
構成し、該位相制御ループ内の上記電圧制御型発振器の
出力で上記モータの回転数を調整するようにした装置で
あって、上記回転数調整手段に外部からのクロックパル
スによりアップカウントもしくはダウンカウントを行な
うカウンタを用い、該カウンタの出力で上記分周回路の
分周数を制御してモータの回転数を可変する様に構成し
、かつスイッチ操作手段によって上記カウンタを制御し
て、回転数を増加させる状態と２回転数を減少させる状
態と、基準の回転数に設定し直す状態の少なくとも１つ
の状態に設定可能にしたことを特徴とするモータの回転
数調整装置。２、特許請求の範囲第１項の記載において、前記スイッ
チ操作手段ｃ上回転数を増加させる状態に設定し得る増
加スイッチと、回転数を減少させる状態に設定し得る減
少スイッチと、基準の回転数に設定し直す状態に設定し
得るリセットスイッチとを含めて構成されていることを
特徴とするモータの回転数調整装置。３特許請求の範囲第１項の記載において、前記スイッ
チ操作手段は、回転数を増加させる状態に設定し得る増
加スイッチと、回転数を減少させる状態に設定し得る減
少スイッチとを含めて成り、かつ上記増加スイッチと上
記減少スイッチとを同時に操作した場合にのみモータの
回転数を基準の回転数にリセットするように構成したこ
とを特徴とするモータの回転数調整装置。４特許請求の範囲第２項または第３項の記載において
、前記回転数調整手段に含まれる回転数表示部の単位を
パーセントとし、使用するモータの用途に応じて基準の
零パーセントの回転数を設定し、零パーセント以外に設
定された回転数から零パーセントの回転数に戻す場合に
、前記リセットスイッチの操作もしくは前記増加スイッ
チと減少スイッチの同時操作により他の回転数設定を経
ることなく直ちに零パーセント設定に至らしめ、基準の
零パーセントの回転数で回転させるように構成したこと
を特徴とするモータの回転数調整装置。５特許請求の範囲第１項、第２項、第３項、または第
４項の記載において、クロックパルスとして、前記位相
比較回路の第１の入力端子に入力される基準周波数信号
と、その基準周波数信号を分周して得られる信号と、そ
の基準周波数信号をつくっている元の信号を分周して得
られる信号の中のいずれかの信号を用いることを特徴と
するモータの回転数調整装置。