JPS6138887B2 - - Google Patents
Info
- Publication number
- JPS6138887B2 JPS6138887B2 JP55041627A JP4162780A JPS6138887B2 JP S6138887 B2 JPS6138887 B2 JP S6138887B2 JP 55041627 A JP55041627 A JP 55041627A JP 4162780 A JP4162780 A JP 4162780A JP S6138887 B2 JPS6138887 B2 JP S6138887B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- digital
- down counter
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はデイジタルシンセサイザ受信機に係
り、特にその局部発振器における可変分周装置の
改良に関する。
り、特にその局部発振器における可変分周装置の
改良に関する。
（従来の技術）
位相同期ループを用いたデイジタルシンセサイ
ザ受信機は周知の通り一般に第１図に示すように
構成されている。第１図において１１は受信アン
テナ、１２は高周波増幅器、１３は混合器、１４
は中間周波増幅器、１５は検波器、１６は低周波
増幅器、１７はスピーカである。また１８は局部
発振器であり、これはVCO（電圧制御形可変周
波数発振器）１９、１／Ｍ（整数）分周器２０、
１／Ｎ（整数）可変分周器２１、位相比較器２
２、積分器２３が閉ループ接続され、上記位相比
較器２２に基準発振器２４が接続されてなる。そ
して前記積分器２３の出力は前記高周波増幅器１
２の受信同調回路の同調周波数を電子的に制御す
るために用いられる。
ザ受信機は周知の通り一般に第１図に示すように
構成されている。第１図において１１は受信アン
テナ、１２は高周波増幅器、１３は混合器、１４
は中間周波増幅器、１５は検波器、１６は低周波
増幅器、１７はスピーカである。また１８は局部
発振器であり、これはVCO（電圧制御形可変周
波数発振器）１９、１／Ｍ（整数）分周器２０、
１／Ｎ（整数）可変分周器２１、位相比較器２
２、積分器２３が閉ループ接続され、上記位相比
較器２２に基準発振器２４が接続されてなる。そ
して前記積分器２３の出力は前記高周波増幅器１
２の受信同調回路の同調周波数を電子的に制御す
るために用いられる。
而して上記局部発振器１８においては、VCO
１９の出力周波数f0が受信周波数f1とは中間周波
数f2だけ例えば低い状態（f1−f2）で閉ループ回路
の位相同期がとれるように分周数（Ｍ×Ｎ）を設
定している。このとき積分器２３の出力により高
周波増幅器１２の受信同調回路が上記受信周波数
を同調選択するように制御される。そして受信周
波数チヤンネルが多数の場合に上記分周数（Ｍ×
Ｎ）を任意に設定できるように、通常は１／Ｍ分
周器２０として固定分周器を用い、１／Ｎ可変分
周器２１として外部からの受信周波数設定入力に
より分周数Ｎをプリセツト可能な可変分周器（例
えばプリセツタブルカウンタ）を使用している。
また１／Ｍ分周器２０の分周数Ｍを基準発振器２
４の周波数との関係で例えば２n（ｎ：正の整
数）に設定し、１／Ｎ可変分周器２１の分周数と
して、前記VCO１９の出力周波数の上位数桁に
相当する数値を設定することにより、VCO１９
の出力周波数f0を所定許容誤差範囲内に設定する
ことが行われている。
１９の出力周波数f0が受信周波数f1とは中間周波
数f2だけ例えば低い状態（f1−f2）で閉ループ回路
の位相同期がとれるように分周数（Ｍ×Ｎ）を設
定している。このとき積分器２３の出力により高
周波増幅器１２の受信同調回路が上記受信周波数
を同調選択するように制御される。そして受信周
波数チヤンネルが多数の場合に上記分周数（Ｍ×
Ｎ）を任意に設定できるように、通常は１／Ｍ分
周器２０として固定分周器を用い、１／Ｎ可変分
周器２１として外部からの受信周波数設定入力に
より分周数Ｎをプリセツト可能な可変分周器（例
えばプリセツタブルカウンタ）を使用している。
また１／Ｍ分周器２０の分周数Ｍを基準発振器２
４の周波数との関係で例えば２n（ｎ：正の整
数）に設定し、１／Ｎ可変分周器２１の分周数と
して、前記VCO１９の出力周波数の上位数桁に
相当する数値を設定することにより、VCO１９
の出力周波数f0を所定許容誤差範囲内に設定する
ことが行われている。
（発明が解決しようとする問題点）
ところで、上述のような局部発振器１８の１／
Ｎ可変分周器２１として要求されることは、最終
的に高速度でプリセツトを可能ならしめることで
ある。例えば、１／Ｎ可変分周器２１に用いられ
るプリセツタブルカウンタのカウント値が所定値
になつたことを検出した後すぐにプリセツトした
としても、カウンタ出力の遅延時間の影響で、カ
ウンタの入力クロツク周波数が高い場合はプリセ
ツトのタイミングがずれることがある。従つて、
１／Ｍ分周器２０の出力周波数f0／Ｍを高く設定
した場合でも適切なタイミングで十分動作可能に
することが要求される。また、これがために別段
高価な素子特性のすぐれたものを使用しなくても
済ませることができるものである必要がある。
Ｎ可変分周器２１として要求されることは、最終
的に高速度でプリセツトを可能ならしめることで
ある。例えば、１／Ｎ可変分周器２１に用いられ
るプリセツタブルカウンタのカウント値が所定値
になつたことを検出した後すぐにプリセツトした
としても、カウンタ出力の遅延時間の影響で、カ
ウンタの入力クロツク周波数が高い場合はプリセ
ツトのタイミングがずれることがある。従つて、
１／Ｍ分周器２０の出力周波数f0／Ｍを高く設定
した場合でも適切なタイミングで十分動作可能に
することが要求される。また、これがために別段
高価な素子特性のすぐれたものを使用しなくても
済ませることができるものである必要がある。
そこで、この発明は以上のような点に鑑みてな
されたもので、可変分周器として別段高価な素子
特性のすぐれたものを用いることはなく可及的に
簡易な構成で処理可能な最高入力周波数を高くす
ることができるようにした極めて良好なるデイジ
タルシンセサイザ受信機の可変分周装置を提供す
ることを目的としている。
されたもので、可変分周器として別段高価な素子
特性のすぐれたものを用いることはなく可及的に
簡易な構成で処理可能な最高入力周波数を高くす
ることができるようにした極めて良好なるデイジ
タルシンセサイザ受信機の可変分周装置を提供す
ることを目的としている。
（問題点を解決するための手段）
本発明に係るデイジタルシンセサイザ受信機の
可変分周装置は、受信周波数に対応するデイジタ
ル数値をダウンカウンタにセツトし、検出手段に
よつてダウンカウンタの出力が中間周波数に対応
するデイジタル数値の数クロツク前の数値を検出
するもので、検出手段の出力を例えばフリツプフ
ロツプ回路等に入力し、前記数クロツク分の時間
を経た後にダウンカウンタに受信周波数に対応す
るデイジタル数値をセツトするものである。
可変分周装置は、受信周波数に対応するデイジタ
ル数値をダウンカウンタにセツトし、検出手段に
よつてダウンカウンタの出力が中間周波数に対応
するデイジタル数値の数クロツク前の数値を検出
するもので、検出手段の出力を例えばフリツプフ
ロツプ回路等に入力し、前記数クロツク分の時間
を経た後にダウンカウンタに受信周波数に対応す
るデイジタル数値をセツトするものである。
（作用）
上記手段によれば、ダウンカウンタのカウント
値が中間周波数に対応するデイジタル数値になる
数クロツク前の段階で、数クロツク後にプリセツ
ト動作を行なうことを予測して、ダウンカウンタ
に受信周波数に対応するデイジタル数値をセツト
させる回路を動作させるため、ダウンカウンタの
出力の遅延時間等に影響されず、適切なタイミン
グでプリセツトできるようになる。従つて、ダウ
ンカウンタの入力周波数が高くても遅れることな
く正確にプリセツトできる。
値が中間周波数に対応するデイジタル数値になる
数クロツク前の段階で、数クロツク後にプリセツ
ト動作を行なうことを予測して、ダウンカウンタ
に受信周波数に対応するデイジタル数値をセツト
させる回路を動作させるため、ダウンカウンタの
出力の遅延時間等に影響されず、適切なタイミン
グでプリセツトできるようになる。従つて、ダウ
ンカウンタの入力周波数が高くても遅れることな
く正確にプリセツトできる。
（実施例）
以下この発明に係るデイジタルシンセサイザ受
信機の可変分周装置の一実施例として、デイジタ
ルシンセサイザ受信機がFM放送受信機（中間周
波数10.7MHz）に適用される場合につき第２図
を参照して説明する。すなわち、第１図の可変分
周器２１に相当するプリセツタブルカウンタであ
る３デイジツト用ダウンカウンタ２５はそれぞれ
Ａ，Ｂ，Ｃ，Ｄで表わされる４個のフリツプフロ
ツプ回路が縦続されてなる第１、第２、第３のダ
ウンカウンタ２６，２７，２８が縦続接続されて
なる。そして第１、第２、第３のダウンカウンタ
２６，２７，２８には受信周波数設定入力として
例えば82.5MHzを表わす数値825の１位桁、10位
桁、100位桁の数値５、２、８をそれぞれ表わす
バイナリコード信号が印加される。そして第１の
ダウンカウンタ２６に前記第１図の１／Ｍ分周器
２０の出力パルスが導入されることによつて、３
デイジツト用ダウンカウンタ２５の内容が受信周
波数設定値825から824、823……と逐次減少して
いく。そして上記カウンタ２５の内容が中間周波
数10.7MHzを表わす数値107より後述する理由で
αだけ大きい値例えばα＝２として109になつた
ときを検出する回路が設けられている。即ち、第
１のダウンカウンタ２６の内容が９であるとき
は、４個のフリツプフロツプ回路ABCDの内容は
“1001”なるビツト信号であるから第２、第３ビ
ツトの“０”ビツト出力を取出し、第２のダウン
カウンタ２７の内容が０であるときは、“0000”
なるビツト信号であるから各ビツト“０”出力を
取出し、第３のダウンカウンタ２８の内容が１で
あるときは“0001”なるビツト信号であるから第
１、第２、第３ビツトの“０”ビツト出力を取出
し、それぞれ取出した“０”ビツトをノア回路２
９に導いて109検出出力を得る。
信機の可変分周装置の一実施例として、デイジタ
ルシンセサイザ受信機がFM放送受信機（中間周
波数10.7MHz）に適用される場合につき第２図
を参照して説明する。すなわち、第１図の可変分
周器２１に相当するプリセツタブルカウンタであ
る３デイジツト用ダウンカウンタ２５はそれぞれ
Ａ，Ｂ，Ｃ，Ｄで表わされる４個のフリツプフロ
ツプ回路が縦続されてなる第１、第２、第３のダ
ウンカウンタ２６，２７，２８が縦続接続されて
なる。そして第１、第２、第３のダウンカウンタ
２６，２７，２８には受信周波数設定入力として
例えば82.5MHzを表わす数値825の１位桁、10位
桁、100位桁の数値５、２、８をそれぞれ表わす
バイナリコード信号が印加される。そして第１の
ダウンカウンタ２６に前記第１図の１／Ｍ分周器
２０の出力パルスが導入されることによつて、３
デイジツト用ダウンカウンタ２５の内容が受信周
波数設定値825から824、823……と逐次減少して
いく。そして上記カウンタ２５の内容が中間周波
数10.7MHzを表わす数値107より後述する理由で
αだけ大きい値例えばα＝２として109になつた
ときを検出する回路が設けられている。即ち、第
１のダウンカウンタ２６の内容が９であるとき
は、４個のフリツプフロツプ回路ABCDの内容は
“1001”なるビツト信号であるから第２、第３ビ
ツトの“０”ビツト出力を取出し、第２のダウン
カウンタ２７の内容が０であるときは、“0000”
なるビツト信号であるから各ビツト“０”出力を
取出し、第３のダウンカウンタ２８の内容が１で
あるときは“0001”なるビツト信号であるから第
１、第２、第３ビツトの“０”ビツト出力を取出
し、それぞれ取出した“０”ビツトをノア回路２
９に導いて109検出出力を得る。
一方、フリツプフロツプ回路３０は、前記１／
Ｍ分周器２０の出力パルスがクロツク入力として
導かれると共に前記109検出出力がセツト入力と
して導かれており、セツト入力があるときにクロ
ツク入力があるとセツト出力を発生する。この間
に前記カウンタ２５の内容は108に減少する。そ
して上記フリツプフロツプ回路３０のセツト出力
は前記第１、第２、第３のカウンタ２６，２７，
２８の設定入力読込端子に接続されており、次の
クロツク入力によりフリツプフロツプ回路３０が
リセツトされたときのセツト出力の反転タイミン
グで上記各カウンタ２６，２７，２８は設定入力
を読込む。このタイミングは前記カウンタ２５の
内容が107に減少するタイミングであるが、この
とき上記カウンタ２５は受信周波数設定入力を読
込む。したがつて上記カウンタ２５が受信周波数
を表わす数値内容825から中間周波数を表わす数
値内容107までカウントダウンする間にデユーテ
イサイクルが50％に近い１個の出力パルスを例え
ば第３のカウンタ２８から取出し、この出力パル
スを前記第１図の基準発振器２４の出力パルスと
の間で同第１図の位相比較器２２により位相差検
出を行えば、上記カウンタ２５は受信周波数f1と
中間周波数f2との差の周波数すなわちVCO１９の
出力周波数f0に比例する分周数Ｎの分周機能を有
するものとして動作する。
Ｍ分周器２０の出力パルスがクロツク入力として
導かれると共に前記109検出出力がセツト入力と
して導かれており、セツト入力があるときにクロ
ツク入力があるとセツト出力を発生する。この間
に前記カウンタ２５の内容は108に減少する。そ
して上記フリツプフロツプ回路３０のセツト出力
は前記第１、第２、第３のカウンタ２６，２７，
２８の設定入力読込端子に接続されており、次の
クロツク入力によりフリツプフロツプ回路３０が
リセツトされたときのセツト出力の反転タイミン
グで上記各カウンタ２６，２７，２８は設定入力
を読込む。このタイミングは前記カウンタ２５の
内容が107に減少するタイミングであるが、この
とき上記カウンタ２５は受信周波数設定入力を読
込む。したがつて上記カウンタ２５が受信周波数
を表わす数値内容825から中間周波数を表わす数
値内容107までカウントダウンする間にデユーテ
イサイクルが50％に近い１個の出力パルスを例え
ば第３のカウンタ２８から取出し、この出力パル
スを前記第１図の基準発振器２４の出力パルスと
の間で同第１図の位相比較器２２により位相差検
出を行えば、上記カウンタ２５は受信周波数f1と
中間周波数f2との差の周波数すなわちVCO１９の
出力周波数f0に比例する分周数Ｎの分周機能を有
するものとして動作する。
従つて、本実施例の可変分周器２１はダウンカ
ウンタを用いることによつて、受信周波数に対応
するデイジタル数値をプリセツト入力として加え
るだけでよいのでプリセツト入力手段としてデイ
ジタルスイツチ等の標準品を使用することができ
ると共に、ダウンカウンタから中間周波数に対応
するデイジタル数値の数クロツク前の数値（107
＋α）を検出する回路及びダウンカウンタをプリ
セツトするためのタイミングをとる回路に何んら
特殊にして複雑な回路を用いる必要がないので可
及的に簡易な構成で実現できる。
ウンタを用いることによつて、受信周波数に対応
するデイジタル数値をプリセツト入力として加え
るだけでよいのでプリセツト入力手段としてデイ
ジタルスイツチ等の標準品を使用することができ
ると共に、ダウンカウンタから中間周波数に対応
するデイジタル数値の数クロツク前の数値（107
＋α）を検出する回路及びダウンカウンタをプリ
セツトするためのタイミングをとる回路に何んら
特殊にして複雑な回路を用いる必要がないので可
及的に簡易な構成で実現できる。
また、上記αに相当する時間的余裕があるた
め、ダウンカウンタの入力周波数が高くても遅れ
ることなく正確にプリセツトできる。
め、ダウンカウンタの入力周波数が高くても遅れ
ることなく正確にプリセツトできる。
本発明は以上説明したように、可変分周器とし
て別段高価な素子特性のすぐれたものを用いる必
要がなく且つ処理可能な最高入力周波数を高くす
ることができ、以つて簡易な構成で高速に且つ正
確に受信周波数をプリセツトし得る極めて良好な
デイジタルシンセサイザ受信機の可変分周装置を
提供することが可能となる。
て別段高価な素子特性のすぐれたものを用いる必
要がなく且つ処理可能な最高入力周波数を高くす
ることができ、以つて簡易な構成で高速に且つ正
確に受信周波数をプリセツトし得る極めて良好な
デイジタルシンセサイザ受信機の可変分周装置を
提供することが可能となる。
第１図はデイジタルシンセサイザ受信機の一般
的構成を示すブロツクダイヤグラム、第２図は第
１図のデイジタルシンセサイザ受信機の１／Ｎ可
変分周器として用いられる本発明に係る可変分周
装置の一実施例を示す構成説明図である。 １８……局部発振器、２５……プリセツタプル
カウンタ、２９……ノア回路、３０……フリツプ
フロツプ回路。
的構成を示すブロツクダイヤグラム、第２図は第
１図のデイジタルシンセサイザ受信機の１／Ｎ可
変分周器として用いられる本発明に係る可変分周
装置の一実施例を示す構成説明図である。 １８……局部発振器、２５……プリセツタプル
カウンタ、２９……ノア回路、３０……フリツプ
フロツプ回路。
Claims (1)
- １ 位相同期ループを用いたデイジタルシンセサ
イザ受信機において、受信周波数に対応するデイ
ジタル数値を出力する手段と、該手段の出力をセ
ツトしカウントダウンする複数のダウンカウンタ
と、該ダウンカウンタの出力が中間周波数に対応
するデイジタル数値の数クロツク前の数値になつ
たことを検出する検出手段と、該検出手段の出力
を入力し前記数クロツク後に前記ダウンカウンタ
のカウント値が等価的に前記中間周波数に対応す
るデイジタル数値になつた状態で該ダウンカウン
タに前記受信周波数に対応するデイジタル数値を
セツトせしめる手段とを具備することを特徴とす
るデイジタルシンセサイザ受信機の可変分周装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162780A JPS5623039A (en) | 1980-03-31 | 1980-03-31 | Fm digital synthesizer receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162780A JPS5623039A (en) | 1980-03-31 | 1980-03-31 | Fm digital synthesizer receiver |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP751921A Division JPS5632809B2 (ja) | 1974-12-27 | 1974-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623039A JPS5623039A (en) | 1981-03-04 |
| JPS6138887B2 true JPS6138887B2 (ja) | 1986-09-01 |
Family
ID=12613563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162780A Granted JPS5623039A (en) | 1980-03-31 | 1980-03-31 | Fm digital synthesizer receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5623039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289009U (ja) * | 1985-11-19 | 1987-06-06 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5924100A (ja) * | 1982-07-29 | 1984-02-07 | 川崎重工業株式会社 | トンネル掘削機の搬出土石閉塞防止装置 |
| DE4127468C1 (ja) * | 1991-08-20 | 1992-10-08 | Schroff Gmbh, 7541 Straubenhardt, De |
-
1980
- 1980-03-31 JP JP4162780A patent/JPS5623039A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289009U (ja) * | 1985-11-19 | 1987-06-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5623039A (en) | 1981-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0024878B1 (en) | Phase-locked loop circuit | |
| US4264863A (en) | Pulse swallow type programmable frequency dividing circuit | |
| US4692710A (en) | Fundamental and harmonic pulse-width discriminator | |
| US4316151A (en) | Phase locked loop frequency synthesizer using multiple dual modulus prescalers | |
| US4468797A (en) | Swallow counters | |
| WO1981002372A1 (en) | Improved divider with dual modulus prescaler | |
| US4024476A (en) | Programmable frequency divider for a television receiver frequency synthesizer | |
| US4002995A (en) | Digital frequency synthesizer having selectable frequency offset between transmit and receive frequencies | |
| US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
| KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
| US4392253A (en) | Phase locked loop circuit | |
| US3991382A (en) | Oscillation frequency control device for a local oscillator | |
| US4114100A (en) | Rapid tuning circuit for high frequency receivers | |
| US4377004A (en) | Setting circuit | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| JPS6138887B2 (ja) | ||
| CA1149978A (en) | Search type tuning system | |
| JP3649874B2 (ja) | 分周回路 | |
| JPH0548433A (ja) | 多段分周器 | |
| KR20020009228A (ko) | 듀얼-모듈러스 프로그램가능한 주파수 카운터 | |
| US4172997A (en) | Digital tuner for a communication receiver, typically an AM receiver | |
| AU539464B2 (en) | Divider with dual modulus prescaler | |
| JPS631484Y2 (ja) | ||
| JPS5934015B2 (ja) | デイジイタル値のセツト回路 | |
| JPS5784625A (en) | Phase synchronizing oscillator |