JPS58501252A - 高速トランジスタ・スイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 高速トランジスタ・スイッチング回路 発明の背景 発明の分野 本発明は　ｉ４ワー・トランジスタにおける２次降伏を阻止し、トランジスタ・ スイッチング論理回路とトランジスタ自体との間にガルバニ、り絶縁（ｇａｌｖ ａｎｉｅｉｓ・ｌａｔｉｏｍ　）を設ける高速トランジスタ・スイッチング回路 に関するものである。

背景技術の説明 パワー・トランジスタは、高電圧及び大電流を切換えるため広く用いられている 。トランジスタに負荷電流を流すため、ベース電流を与えてトランジスタをオフ 状態からオン状態にすると、有るとしても僅かであるが、トランジスタには応力 （５ｔｒｖｓｓ　）が発生する。

しかしながら、オン状態で大電流が流れているときに、トランジスタがオフ状態 に切換わると、トランジスタには２次降伏又は２次ブレークダウンが起きる。ト ランジスタをオフ状態にするため、トランジスタのベース電流の極性が反転され て、トランジスタのベース領域からチャージ・キャリア（・ｈａｒｇｓ　ｃａｒ ｒｉ＠ｒｓ　）が引出される。そしてペース電流の極性が反転すると、ペース・ エミッタ関接合部は次第に負に帯電してゆき、エミッタの能動領域の中央の狭い 帯状部（ｎａｒｒ＠ｗｒｌｂｂｏｎ　）に全コレクタ電流が集束してゆく。この エミ、りの能動領域におけるコレクタ電流の集束が／４′ワー・トランジスタに ２次降伏を生じさせる。

従来は、トランジスタの２次降伏を阻止するため、トランジスタがオン状態から オフ状態に切換わる際に負荷電流を瞬間的に側路するスナバ−回路が用いられて いた。このスナバ−回路は、一般的に、ダイオードと抵抗との並列回路にコンデ ンサが直列に接続されて構成され、スナバ−回路はノ臂ワー・トランジスタのコ レクタ・エミッタ間に接続される。ベース電流の極性が反転すると、この外部に 設けたスナバ−回路が負荷電流の一部を側路し、全コレクタ電流をトランジスタ の降伏定格又はブレークダウン定格より下に安全に低下させる。

この公知のスナバ−回路には多くの欠点がある。即ち、トランジスタをオン状態 からオフ状態に切換えたときに、このスナバ−回路は電力を浪費する。そしてス イッチング周波数が高くなると、スナバ−回路は有効電力の大部分を消費してし まう。また、ブリ、ジ回路の谷トランノスタに用いられた場合には、１つのトラ ンジスタに設けられたスナバ−回路が、ブリ、ノ回路の補助トランジスタ内に瞬 間的に大電流を流すようになる。したがってスナバ−回路による瞬間的な大電流 によってトランジスタが壊れるのを防止するため、チ、−りや電圧クランプのよ うな別回路が必要になる。

このような別回路を設けると費用が高くなり、また寸法が大きくなる等の問題が 生じる。

発明の概要 本発明によれば、従来のトランジスタ・スイッチング回路が有していた上記の欠 点を解消することができる。

本発明のトランジスタ・スイッチング回路ハ、パワー・トランジスタに２次降伏 を起こすことなく且つ電力の損失を最少限にして、高速度で／ぐワー・トランジ スタをオン状態からオフ状態に切換えることができる。

高速トランジスタ・スイッチング回路は、スイッチング論理回路（ｓｗｉｔｃｈ ｉｎｇ　ｌ＠ｇｉ＠）に接続された１次巻線とパワー・トランジスタに接続され た２次巻線とを有する変成器を備えている。この変成器は、トランジスタ・スイ ッチング論理回路とトランジスタ自体との間のガルバニ、り絶縁を行なうので、 出力電位がスイッチング論理回路に影響を与えることはない。また、この変成器 は電流立上げ変成器（ｃｕｒｒ＠ｎｔ　ｓｔ＠ｐ　ｕｐｔｒａｎｓｆ＠ｒｍ＠ｒ 　）として巻装されており、変成器の１次側にある回路素子に大きな２次電流で 最小の電流応力を発生させる。

変成器の電源は、変成器の１次巻線に接続されたインダクタを有している。イン ダクタに蓄積される電流が、スイッチング論理回路の制御によりトランジスタを オン及びオフ状ｌＩＫするために用いられる。

スイッチング繭理回路は、変成器の１次巻線に接続され九第１のトランジスタと 第２のトランジスタを有している。このＭｌ及び４２のトランジスタは、各トラ ンジスタのオン又はオフ状１１に応じて変成器の２次ｔＦａを通して流れる電流 を異った方向に立上らせる。

枳ｌのトランジスタがオフ状態で累２のトランジスタがオフ状態にあると、変成 器０２次巻１ｓは／４ワー・トランジスタに正のペース電＃１を供給し、パワー ・トランジスタはオン状態になる。／４ワー・トランジスタのオン状態からオフ 状態への切換えを行う丸めに、＃Ｉｌと第２のトランジスタＯ両方を導通させる と、変成器の２次巻線には電流が流ｎなくなる。これにより、負のベース電流が ノ４ワー・トランジスタに与、ｔられる前にコレクタＯチャーゾ・キャリアを再 結合させて、トランジスタの２次降伏を阻止する。コレクタのチャージ・キャリ アを十分に再結合した後に、第１のトランジスＺを迩致し、１２のトランジスタ をオン状態に保持する。２次巻線を通して流れる電流の方向が変わると、ノ９ワ ー・トランジスタに負のベース電流が供給されて、直ちにノ帯ワー・トランジス タは遮断する。

電源中に設けられインダクタの両端Ｅｌｌ続され九ダイオード唸、パワー・トラ ンジスタの反転バイアス２次降伏（ｒｅｖｅｒｓｅ　ｂｌｌＩ＠＠Ｉｍｄａｒｊ 　ｂｒｅａｋ櫨・１）を防止するため、２次１！ｒｌｌの電流の方向が反転した ときく、負のベース・エミ、り電圧を許容できる値まで制限する電流の循環路又 はフリーホイリング回路（ｆｒ・・−ｗｈ＠ｅｌｉｎｇ　ｐａｔｈ　）を提供す る。

また飽和検出回路は、ノぐワー・トランジスタのコレクタ電圧を監視してコレク タのチャージ・キャリアが十分に再結合したときを決定するために設けられてい る。この回路は、パワー・トランジスタの飽和状態を監視して、重過負荷により トランジスタが飽和状態になると、この飽和検出回路が直ちにパワー・トランジ スタを遮断する。したがって、飽和検出回路は過負荷制限器として働く・ 高速トランジスタ・スイッチング回路は、更に、変成器のコアを素早くリセット するための高電圧・母ルスを発生する手段を備えており、非常に短くて不連続な 状態で変成器の２次巻線から直流を流を流す。

図面の簡単な説明 本発明の他の利点は下の説明及び図面により明らかになる。

第１図は、従来パワー・トランジスタに用いられていたスナバ−回路を示す回路 図、 第２図は、第１図に示し九ノ９ワー・トランジスタの電流及び電圧波形を示す波 形図、 第３図に、本発明の高速トランジスタ・スイッチング回路を示す回路図、 第４図は、第３図に示したパワー・トランジスタの電流及び電圧波形を示す波形 図、及び 第５図は、飽和検出回路の回路図である。

好ましい実施例の説明 第１図には、パワー・トランジスタｌＯと該トランジスタ１０に設けられた周知 のスナ／々−回路１２が示しである。トランジスタ１０は、ベース１４、負荷１ ８に接続されたコレクタ１６及び接地されたエミッタ２０を有している。スナバ −回路１２は、グイオー）Ｐ２２と抵抗２４との並列回路と、該並列回路に直列 接続されたコンデンサ２６とからなり、このスナノｆ−回路はパワー・トランジ スタｌＯのコレクタ・エミッタ間に並列接続されている。ベース１４に電流Ｉｂ が供給されると、トランジスタ１０は導通して負荷電流を流し始める。トランジ スタｌＯを遮断するために、ペース電流Ｉｂの極性が反転させられると、ベース のチャージ・キャリアが引出される。第２図に示した波形から明らかなように、 ベース電流Ｉｂの極性が反転した後に、ベース・エミッタ電圧ｖｂ、は次第に負 になってゆくが、コレクタ電流工。は大きいままである。

このため、コレクタ電流はエミ、りの能動領域の中央の狭い帯状部（ｎａｒｒｏ ｗ　ｒｌｂｂｏｎ　）に集束し、トランジスタに２次降伏が発生する。スナバ− 回路１２は、全コレクタｔｍがトランジスタのブレークダウン定格値よシ安全に 小さくなるように負荷電流の一部を側路することにより、トランジスタ１２の２ 次降伏を防止している。

スナバ−回路１２はパワー・トランジスタｌＯの２次降伏を防止するが、高い周 波数で高い電力レベルにあっては、このスナバ−回路１２は有効電力の大部分を 消費してしまう。また、プリツノ回路のトランジスタと一緒に用いたときには、 １つのトランジスタに付属するスナバ−回路１２がブリッジ回路の補足トランジ スタに大きな過渡電流を与えることになる。

第３図に示すように本発明のトランジスタ・スイッチング回路ハ、トランジスタ に２次降伏を起こすことなく且つ最小の電力損失により、高速度でトランジスタ ２８をオン状態からオフ状態に切換えることができる。トランジスタ２８は、ペ ース３０．エミ、り３２及びコレクタ３４を有しており、コレクタ３４は大電流 回路においてよく用いられるような誘導性の負荷に接続されている。トランジス タ２８は、変成器３６の２次巻線３５によって与えられるベース電流の供給によ り導通して負荷電流を流す。

変成器３６は、トランジスタ２８とトランジスタ・スイッチング論理回路３Ｂと の間のガルバニ、り絶縁を行なう。スイッチング論理回路３８は変成器３６の１ 次側に設けられている。スイッチング論理回路３８は、トランジスタ２８の出力 からは電気的に絶縁されているので、出力電位は論理回路に影響を与えることは ない、また、変成器３６は電流立上げ変成器を構成しているので、変成器の１次 側の素子の電流応力を最小にして、大きな２次電流を発生させることができる。

変成器３６の電源は、トランジスタ４Ｇ、インダクタ４２及びダイオード４４を 含んでおり、これらの素子は電流調整器として構成された積分回路の調整器４６ によって駆動される。積分回路調整器はトランジスタ４０のペースに電流を供給 する。トランジスタ４０はコレクタがｖｌにエミッタがインダクタ４２にそれぞ れ接続されている。抵抗４８において検出された電流は積分回路調整器で調整さ れて、１次巻線４９の中央に接続されたインダクタ４２を通して変成器３６に予 め定めた一定値の電流を供給する。

スイッチング論理回路３８は、トランジスタ５０とトランジスタ５２とを含み、 谷トランジスタｔｉ変成り３６の１次巻線のそれぞれ相反する端部に接続され、 エミッタは接地されている。トランジスタ５０及び５２は波形発生回路５４から それぞれペースに供給される波形によって導通及び遮断する。トランジスタ５０ 及び５２のオン−オフ状態に応じて、：に底置の１次巻線４９を通して流れる電 流社２次巻線３５を通して流れる電流を異った方向に立上がらせ、またトランジ スタ２８をオン及びオフ状態にするため２次巻線３５の導通を停止させる。変成 器３６はトランジスタ５０及び５２によって制御され、第２図の従来の回路のベ ース電流波形Ｉｂとは異なって、第４図に示すような変形した波形を有する駆動 又はペース電流を発生させる。

トランジスタ５０が導通し、トランジスタ５２が遮断しているときに、パワー・ トランジスタ２８は導通されられる。波形発生回路５４からトランジスタ５００ ベースに電流が与えられると、インダクタ４２に蓄積された電流が１次巻線３６ とトランジスタ５０を介して接地側に流れる。この１次巻線４９を通って流れる 電流は、変成器３６の２次巻線３５に正の電流を立上がらせる。この正の電流は トランジスタ２８のペースに／イオード５６を介して流れ、トランジスタ２８を 導通させて負荷電流を流し始める。変成器３６の２次巻線３５からトランジスタ ２８に供給される正のペース電流の量は、負荷電流の量によって定められる。

軽負荷では、トランジスタを飽和させるには非常に僅かなペース電流でよく、２ 次巻線３５からの余分な電流はダイオード５８を介してトランジスタ２８のコレ クタ３４に自動的に側路される。重負荷の電流が現われる場合には、コレクタの 飽和電圧は増加し、ダイオード５８は殆んど電流を流さず、トランジスタ２８の ペース３０によ）大きなペース電流を供給する。ダイオ−Ｐ５８及び５６は、ト ランジスタが過飽和（ｈａｒｄｓａｔｕｒａｔｉｏｎ　）になるのを阻止するの で、余分なチャージ・キャリアはトランジスタ２８０ペース領域に発生しな−４ ゜ パワー・トランジスタ２８をオン状態からオフ状態に切換えるためには、トラン ジスタ５０は導通状態のまｊでトランジスタ５２を波形発生回路５４からのペー ス電流の供給によって導通させる。インダクタ４２に蓄積された電流は、今度は 、１次巻線４９とトランジスタ５０及び５２を通して接地側に流れる。トランジ スタ５０及び５２が導通している場合に、１次巻線４９を通して流れる電流は、 ２次巻線の導通を停止させる。２次巻線が導通を停止すると、ペースの電荷又は チャージのいくらかは抵抗６Ｇを通して接地側に流れ始め、トランジスタのコレ クタ領域を回復させる。

この期間、コレクタのチャージ・キャリアは再結合を行ない、エミ、りに電流が 集束するのを阻止している。

第４図から明らかなように、ペース電流ｒｂが零になると、ペース・エミッタ間 電圧は零に減少してゆき、そしてコレクタ電圧ｖｅｊは上昇し始める０期間ＴＩ の後にコレクタのチャージ・キャリアが十分に再結合すると、トランジスタ２８ は直線領域（１１ｎ＠ａｒ　ｒ＠ｇｉｏｎ　）に入って非常に早く遮断する。こ の期間ＴＩは、コレクタのチャー７・キャリアか再結合しうる期間であり、そし てこの期間はセ、トシた期間又は飽和検出回路６２によって決められるような期 間のいずれがである。

飽和検出回路６２は、コレクタ電圧■ｃ罵を監視してコレクタのチャージ・キャ リアが十分に再結合したときを決定する。コレクタ電圧ＶＣＩが約１０〜１２＆ ルトの略飽和の点に達すると、飽和検出回路６２は波形発生回路５４に信号を与 え、トランジスタ５０を遮断させる。尚この場合、トランジスタ５０はオン状態 のままである。トランジスタ５２がオン状態でトランジスタ５０がオフ状態の場 合、変成器３６の２次巻線には電流が立上り、この電流は反対方向に流れて、負 のペース電流がトランジスタ２８に供給され、トランジスタ２８のペース３０か らダイオ−Ｐ６４を通して残ったチャージが除去されてトランジスタ２８が遮断 する。第４図から明らかなように、ペース電流Ｉｂの極性が反転すると、コレク タ電圧は急速に増加して期間〒３の経過後にトランジスタ２８は遮断する。この 期間？、は第２図の従来技術の波形に示し九Ｔ３より短い、したがって、トラン ジスタ２８は、最小の電力損失で素早く遮断する。

また第４図から明らかなように、ペース電荷を減小させると、ペース・エミ、り 関の抵抗が増し、ペース・エミ、り接合部に負電圧を確立する。トランジスタの ペース・エミ、り領域の反転ブレークダウン（ｒ＠Ｙ＠ｒ＠ＩＩｂｒ＠ａｋｄａ ｗｍ　）を防止するため、負のペース・エミッタ間電圧は制限されなければなら ない、電源のトランジスタ４０とインダクタ４２との両端に接続されたダイオ− １’６５は反転した２次電圧が＋ｖｌに等しくなると、インダクタ４２によって 発生させられた電流を側路する。その結果、インダクタ４２からの電流はダイオ −Ｐ６５及びトランジスタ４０を通って循環（む・・−ｗｈ・・ｌ）する。ダイ オード６５によって作られる循環路が最大ペース・エミ、り電圧を許容しうる慣 まで制限する。また、ダイオード６５とトランジスタ４０を通して電流が循環す るので、電圧ｖｌが変成器の鉄心の磁束（ｅａｒ＠ｆｌａｘ　）をリセットする ように変成器３６０両端に印加され、回路は次の導通サイクルの準備をする。

第５図には、飽和検出回路６２が詳細に示されている。この匣路は、コレクタ電 圧ＶＣｍを監視してトランジスタ２８の飽和レベルを検出する。トランジスタ２ ８がいかなる原因によっても飽和すると、負電流のΔルスが発生し、このノ母ル スはトランジスタ２８のペースに供給されて、上述の通シトランノスタを急速に 遮断状態に切換える。

トランジスタ２８を導通状態にするため、波形発生回路５４はハイ信号６８を発 生し、この信号６８がインバータ７０に印加されると、ロウ信号が発生される。

その結果、バッファ増幅器７２を介してインバータ７０に接続されたトランジス タ５２はオフ状態のままである。また、ハイ信号ＩＩ８は単安定マルチバイブレ ータ７３に供給されて、ノ譬ルス７４が発生する。尚このΔルスの暢は、パルス の終了前にトランジスタ２８が飽和するのに十分な長さである。ノ臂ルス７４は 、Δッ７ア増幅器７８を介してトランジスタ５００ベースに！！続されたオア・ ダート７６に入力され、この／４ルス７４がトランジスタ５０を導通させる。ト ランジスタ５０がオン状態でトランジスタ５２がオフ状態にあるときには、ブロ ックで示したトランジスタ駆動回路８０が、上述の通り、正のペース電流を発生 させて／４ワー・トランジスタ２８を導通させる。

トランジスタ２８は、ペース電流が供給されると急速に飽和する。トランジスタ ２８の飽和状態は、抵抗８６に直列に接続されたツェナーダイオ−１’８４を介 してトランジスタ２８のコレクタ３４に接続されたオグト・カプラー（すｔ・− ｅ＠ｗｐｌ＠ｒ　）　８２によって検出される。オグト・カプラー８２は発光ダ イオード８８を有しており、この発光ダイオードは抵抗９２を介して接地された フォト・トランジスタ９０を作動させる。

トランジスタ２８が飽和すると、オグト・カプラー８２の出力は零になり、そし てオア・ゲート７・の反転入力端子９４に入力が入ってオア・ｆ　−）　７６の 出力がハイになる。オア・ゲート７６からのハイ信号は、もし１９ルス７４の終 端前にトランジスタ２８が飽和すれば、ノ母ルス７４がなくなった後もトランジ スタ２８をオン状１１１に保持する。トランジスタ２８が過剰の負荷電流や回路 の短絡によ）飽和しないと、オア・ｒ　−ドア・の出力はパルス７４の終端後に ロウとなシ、トランジスタ５０とトランジスタ２８を遮断してトランジスタの破 壊を防止する。

トランジスタ２８を遮断するときには、波形発生回路からの信号６８はロウにな り、そしてこの信号がインバータ７０に印加されると、インバータ７０はトラン ジスタ５２を導通させるハイ信号を発生する。この期間、トランジスタ５０は、 トランジスタ２８が飽和したときのオア・ゲート７６のう、チング機能（ｌａｔ ｅｈ−１ｎｇ　ｆｕｍｅｔｉｏｎ　）によって導通状態に保持される。トランジ スタ５０及び５２が両方と屯導通すると、駆動回路８０からのペース電流は上述 の通り零になる。

ペース電流が零になると、トランジスタ２８のコレクタ電圧ｖｃ薦社上昇し始め る。コレクタ電圧が略１０〜１２＆ルトになると、その電圧はツェナーダイオー ド８４のブレークダウン電圧であり、ツェナー・ダイオ−＃Ｐ８４は抵抗８６と オグト・力グラー８２を通して導通し始める。−ｆ：Ｌ、て７オト・トランジス タ９０が導通し始めて反転入力端子９４にハイ信号が印加され、その結果オア・ ゲート７６の出力がロウになる。オア・グー）７６のロウ出力はトランジスタ５ ０を遮断する。

上述した通り、トランジスタ５０が遮断してトランジスタ５２が導通状態にある と、トランジスタ駆動回路８０は負のペース電流を発生し、そのペース電流がト ランジスタ２８に供給されると、トランジスタ２８は急速に遮断する。

トランジスタ２８の正常な導通期間に、回路の短絡のような重大な過負荷が生じ た場合、トランジスタ２８は飽和状態になり、この状態は飽和検出回路６２で検 出され、飽和検出回路６２はトランジスタ５ｏを遮断させ且つトランジスタ５２ を導通させる。その結果、トランジスタ２８のベースには負のパルスが印加され 、トランジスタ２８の導通が終了する。したがって、飽和検出回路は過負荷制限 器としても働き、過剰な負荷電流によって回路が破壊されないように保禮してい る。

第３図に示すトランジスタ・スイッチング回路は、変成器３６を、変成器の短い 断続流（５ｈｏｒｔｄｌｓ＠ｏｎｔｉｎｍ口ｌ＠ｇ　）でトランジスタ２８に供 給される直流電流を発生させるために用いることができるように変形することも できる。この変形では、ダイオード６４及び６５を？４＋３スタ（８０Ｒ）６４ ’及び６５′テ置きかえてもよく、各サイリスタは波形発生回路５４によって入 力が与えられるゲートを備えている。トランジスタ２８が導通している期間、も しサイリスタ６４′及び６５′が遮断しているとすれば、ダイオード６５によっ て先に設けられていた循環路は除去でき、インダクタ４２は高電圧スパイクを発 生し、このスＡ？イクは非常に早く変成器３６のコアをリセットする。この期間 においてサイリスタ６４′が遮断していれば、リセ。

ト・／ぜルスはトランジスタ２８には影響を与えない。

変成器のリセット時間とインダクタ４２によって発生される高電圧スパイクの幅 は、トランジスタ２８の導通時間と比駿して、非常に短い。トランジスタ２８の ペース領域に蓄積されたチャーゾは、変成器の短いリセット期関トランジスタ２ ８を保持するので、リセ、トＩＪ？ルスがトランジスタ２８の飽和に影響を与え ることはない。し九がって変成器３６は、変成器のコアリセット時間の間短い断 続流でトランジスタ２８に供給される直流電流を発生させるために用いることが できる。連続した負荷電流の場合にも可能である。トランジスタ２８を遮断する ときには、サイリスタ６４″及び６５′は波形発生回路５４によって供給される ダート入力によって付勢され、上述の通シの通例のダイオードとして機能する。

上述の特定の実施例の記載は、本発明によって包含される広い発明の概念の実例 である。

国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　ペース、コレクタ及びエミ、りを有するノ臂ワー・トランジスタを導通及 び遮断させるトランジスタ・スイッチング回路において、前記トランジスタを導 通させるため該トランジスタに正の電流を与え、且つ前記トランジスタを遮断さ せるため該トランジスタに負の電流を与えるように前記トランジスタのペースに 接続された駆動手段と、該駆動手段に接続されて前記トランジスタを導通させる ため該トランジスタに正の電流を与えるように前記駆動手段を制御するための第 １の状態を有する論理手段とを備え、前記論理手段は前記第１の状態から前記ト ランジスタを遮断させるため該トランジスタへの通電を停止させるように前記駆 動手段を制御する第２の状態に変化し、また前記論理手段は前記第２の状態から 前記トランジスタを迅速に遮断するため峡トランノスタが直線領域に入ったとき に前記トランジスタに負の電流を与えるように前記駆動手段を制御する第３の状 態に変化することを特徴とするトラ７ノスタ・スイッチング回路。 乙　前記論理手段社、皺論理手段が前記第２の状態から前記第３の状態に変化す る時点で、前記トランジスタがある程度の飽和状態に近ずくのに十分な時間前記 第２の状態にあることを特徴とする請求の範囲第１項に記載のトランジスタ・ス イッチング回路。 １　前記トランジスタがある程度の飽和の状態に近づいたときに前記第２の状態 から前記第３の状態に変化スヘく作用し且つ前記トランジスタの飽和レベルヲ検 出する手段を更に備えていることを特徴とする請求の範囲第２項に記載のトラン ジスタ・スイッチング回路。 ４、前記トランジスタが導通しているときにトランジスタのペース領域に過剰の チャージ・キャリアカ集マるのを阻止するため前記トランジスタのペースと前記 駆動手段との間に接続された手段を有することを特徴とする請求の範囲第１項に 記載のトランジスタ・スイッチング回路。 ５、　前記論理手段が第３の状態にあるときに、前記トランジスタの負の最大ペ ース・エミッタ間電圧を制限する手段を更に有することを特徴とする請求の範囲 第１項に記載のトランジスタ・スイッチング回路。 ６、　前記駆動手段は前記トランジスタを前記論理手段から電気的に絶縁する手 段を有していることを特徴とする請求の範囲第１項に記載のトランジスタ・スイ 。 チンダ回路。 ７、　ペース、コレクタ及びエミッタを有するパワー・トランジスタを導通及び 遮断するトランジスタ・スイ、チング回路において、電流が流れる１次巻線及び ２次巻線を有する変成器手段と、前記１次巻線を流れる電流に応答して前記トラ ンジスタを導通させるために第１の方向に電流を流し且つ前記トランジスタを遮 断させるために第２の方向に電流を流す前記２次巻線を前記トランジスタのペー スに接続する手段と、前記トランジスタを導通させる前記第１の方向に前記２次 巻線が電流を流すように前記１次巻線を通る電流の流れを導くべく前記変成器手 段の１次巻線に接続された論理手段とを備え、前記論理手段は前記１次巻線を通 る電流の流れを変えることにより前記２次巻線が前記トランジスタを遮断させる 方向に電流を流すようにしたことを特徴とするトランジスタ・スイッチング回路 。 ８、前記１次巻線は電流が流れる第１の通路と第２の通路とを有・し、前記論理 手段は前記トランジスタが導通する前記第１の方向に前記２次巻線が電流を流す ように前記第１の通路を通して電流を流すようにし、また前記論理子＊ａ前記ト ランジスタを遮断させる前記第２の方向に前記２次巻線が電流を流すように前記 第２の通路を逼して１！流を流すようにしたことを特徴とする請求の範囲第７項 に記載のトランジスタ・スイッチング回路。 ９、前記論理手段は前記１次巻線の前記第１及び第２の通路の両方を通して電流 を流し、前記１次巻線の前記第２の通路のみを通して電流が流れる前に前記２次 巻線の電流の導通を停止させることを特徴とする請求の範囲第８項に記載のトラ ンジスタ・スイッチング回路。 １０、前記論理手段は前記トランジスタがある程度飽和の状態に近づくのに十分 な期間前記１次巻線の前記第１及び第２の通路の両方を通して電流を流すことを 特徴とする請求の範囲第９項に記載のトランジスタ・スイッチング回路。 １１、　前記変成器手段はコアを有しており、該変成器手段のコアをリセットす るため前゛記変成器手段に高電圧パルスを印加する手段を更に設けたことを特徴 とする請求の範囲第７項に記載のトランジスタ・スイッチング回路。 １２−前記高電圧パルスの幅は前記変成器手段の前記コアを迅速にリセットする ために短かく、前記２次巻線は前記トランジスタのベースに印加されるべき前記 ２次巻線中の短い断続流で直流電流を作ることを特徴とする請求の範囲第１１項 に記載のトランジスタ・スイッチング回路。 １３、前記トランジスタを導通及び遮断させるため前記変成器手段の前記１次巻 線に供給される電流を蓄積するインダクタ手段を更に有していることを特徴とす る請求の範囲第１２項に記載のトランジスタ・スイッチング回路。 １４前記変成器手段は電流立上げ変成器であることを特徴とする請求の範囲第７ 項に記載のトランジスタ・スイッチング回路。 １５、ペース、コレクタ及びエミッタを有するノ母ワー・トランジスタを導通及 び遮断させるトランジスタ・スイッチング回路において、オン状態及びオフ状態 を有する第１のスイッチ手段と、オン状態及びオフ状態を有する第２のスイッチ 手段と、駆動手段と、前記パワー・トランジスタに電流を流すため前記−母ワー ・トランジスタのベースに前記駆動手段を接続する手段とを儒え、前記駆動手段 は前記第１のスイッチ手段がオン状態にあり且つ前記第２のスイッチ手段がオフ 状態にある場合に前記パワー・トランジスタを導通させるため前記パワー・トラ ンジスタに正の電流を与えるべく前記第１及び第２のスイッチ手段に応答し、ま た前記駆動回路は前記ノ９ワー・トランジスタをオフ状態に切換える丸め前記第 １のスイッチ手段がオン状態にあり且つ前記第２のスイッチ手段がオフ状態にあ る場合に前記パワー・トランジスタへの電流の通電を停止し、更に前記駆動回路 は前記第１のスイッチ手段をオフ状態にし且つ前記第２のスイッチ手段をオン状 態にした場合に前記・卆ワー・トランジスタに負の電流を与えることを特徴とす るトランジスタ・スイッチング回路。 １６、前記駆動手段は前記パワー・トランジスタのペースに接続された２次巻線 と前記第１及び第２のスイ。 チ手攻に接続された１次巻線とを有する変成器を有し、該変成器は前記パワー・ トランジスタと前記第１及び第２のスイッチ手段との間の絶縁をすることを特徴 とする請求の範囲第１５項に記載のトランジスタ・スイッチング回路。 １７、前記変成器の前記１次巻線に供給される電流を蓄積するインダクタ手段が 設けられていることを特徴とする請求の範囲第１６項に記載のトランジスタ・ス イ、チング回路。 １８、前記変成器の２次巻線間電圧が予め設定した値に達すると前記インダクタ 手段に蓄積された電流の循環路を形成する手段が該インダクタ手段の両端に接続 されていることを特徴とする請求の範囲第１７項に記載のトランジスタ・スイッ チング回路。 １９、前記インダクタ手段は、前記パワー・トランジスタのベースに与えられる 直流電流を前記変成器の２次巻線中に発生させるため、前記変成器をリセットす る高電圧ノ９ルスを発生することを特徴とする請求の範囲第１７項に記載のトラ ンジスタ・スイッチング回路。 加、前記パワー・トランジスタが導通したときに前記インダクタ手段に高電圧リ セット・７９ルスを発生させるように遮断し、前記・母ワー・トランジスタが遮 断すべきときに導通して前記インダクタに蓄積された電流の循環路を形成するケ ゛−ト手段が前記インダクタ手段の両端に接続されていることを特徴とする請求 の範囲第１９項に記載のトランジスタ・スイッチング回路。 ２Ｌ　前記第１及び第２のスイッチ手段は、それぞれ前記１次巻線の相反する端 部にコレクタが接続されたトランジスタ手段をそれぞれ有していることを特徴と する請求の範囲第１５項に記載のトランジスタ・スイッチング回路。 ｎ、前記第１及び第２のスイッチ手段のオン状態及びオフ状態は制御手段により 制御されることを特徴とする請求の範囲第１５項に記載のトランジスタ・スイ。 チング回路。 詔、前記制御手段は、前記パワー・トランジスタの飽和レベルを監視し前記ノ４ ワー・トランジスタの飽和に応じて前記第１のスイッチ手段を遮断するように動 作する飽和検出回路を有していることを特徴とする請求の範囲第２２項に記載の トランジスタ・スイッチング回路。 Ｕ、前記飽和検出回路は飽和レベルを決定するため前記／ｆ’７−・トランジス タのコレクタ・エミッタ電圧を監視する手段を有していることを特徴とする請求 の範囲第２３項に記載のトランジスタ・スイッチング回路。 四、ペース、コレクタ及びエミ、りを有するパワー・トランジスタを導通及び遮 断させるトランジスタ・スイッチング回路において、駆動手段と、前記トランジ スタのペースに前記駆動手段を接続して前記トランジスタを導通させるために正 の電流を該トランジスタに供給し又前記トランジスタを遮断させるために負の電 流を該トランジスタに供給する手段と、前記パワー・トランジスタの飽和レベル を検出する飽和レベル検出手段と、前記パワー・トランジスタが飽和したときに 前記パワー・トランジスタを遮断させるため前記飽和レベル検出手段に応じて前 記駆動手段を制御する論理手段とからなることを特徴とするトランジスタ・スイ ッチング回路。 ２６、前記論理手段は前記駆動手段を制御して、負の電流を前記ノ９ワー・トラ ンジスタに与えることによシ該パワー・トランジスタを遮断する前に電流の通電 を停止させることを特徴とする請求の範囲第２５項に記載のトランジスタ・スイ ッチング回路。 ｎ、前記調理手段は前記駆動手段を制御して、前記飽和レベル検出手段によって 前記パワー・トランジスタが龜ぼ飽和状態に達したことが決定されるまで電流の 通電を停止させることを特徴とする請求の範囲第２６項に記載のトランジスタ・ スイッチング回路。 路、前記パワー・トランジスタの飽和レベルを検出する飽和レベル検出手段は、 前記ノｆワー・トランジスタのコレクタ・エミ、り関電圧を監視する手段を有し ていることを特徴とする請求の範囲第２５項に記載のトランジスタ・スイッチン グ回路。 ２９、　ｆｒ規に記載され、述べられ、実例をもって説明され且つ示されたすべ ての特徴。