JPS58501252A - 高速トランジスタ・スイツチング回路 - Google Patents

高速トランジスタ・スイツチング回路

Info

Publication number
JPS58501252A
JPS58501252A JP57502483A JP50248382A JPS58501252A JP S58501252 A JPS58501252 A JP S58501252A JP 57502483 A JP57502483 A JP 57502483A JP 50248382 A JP50248382 A JP 50248382A JP S58501252 A JPS58501252 A JP S58501252A
Authority
JP
Japan
Prior art keywords
transistor
current
switching circuit
state
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57502483A
Other languages
English (en)
Inventor
クリステン・ロ−ランド・ダブリユ
Original Assignee
グ−ルド インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グ−ルド インコ−ポレイテツド filed Critical グ−ルド インコ−ポレイテツド
Publication of JPS58501252A publication Critical patent/JPS58501252A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/042Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04213Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/601Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 高速トランジスタ・スイッチング回路 発明の背景 発明の分野 本発明は i4ワー・トランジスタにおける2次降伏を阻止し、トランジスタ・ スイッチング論理回路とトランジスタ自体との間にガルバニ、り絶縁(galv anieis・latiom )を設ける高速トランジスタ・スイッチング回路 に関するものである。
背景技術の説明 パワー・トランジスタは、高電圧及び大電流を切換えるため広く用いられている 。トランジスタに負荷電流を流すため、ベース電流を与えてトランジスタをオフ 状態からオン状態にすると、有るとしても僅かであるが、トランジスタには応力 (5trvss )が発生する。
しかしながら、オン状態で大電流が流れているときに、トランジスタがオフ状態 に切換わると、トランジスタには2次降伏又は2次ブレークダウンが起きる。ト ランジスタをオフ状態にするため、トランジスタのベース電流の極性が反転され て、トランジスタのベース領域からチャージ・キャリア(・hargs car ri@rs )が引出される。そしてペース電流の極性が反転すると、ペース・ エミッタ関接合部は次第に負に帯電してゆき、エミッタの能動領域の中央の狭い 帯状部(narr@wrlbbon )に全コレクタ電流が集束してゆく。この エミ、りの能動領域におけるコレクタ電流の集束が/4′ワー・トランジスタに 2次降伏を生じさせる。
従来は、トランジスタの2次降伏を阻止するため、トランジスタがオン状態から オフ状態に切換わる際に負荷電流を瞬間的に側路するスナバ−回路が用いられて いた。このスナバ−回路は、一般的に、ダイオードと抵抗との並列回路にコンデ ンサが直列に接続されて構成され、スナバ−回路はノ臂ワー・トランジスタのコ レクタ・エミッタ間に接続される。ベース電流の極性が反転すると、この外部に 設けたスナバ−回路が負荷電流の一部を側路し、全コレクタ電流をトランジスタ の降伏定格又はブレークダウン定格より下に安全に低下させる。
この公知のスナバ−回路には多くの欠点がある。即ち、トランジスタをオン状態 からオフ状態に切換えたときに、このスナバ−回路は電力を浪費する。そしてス イッチング周波数が高くなると、スナバ−回路は有効電力の大部分を消費してし まう。また、ブリ、ジ回路の谷トランノスタに用いられた場合には、1つのトラ ンジスタに設けられたスナバ−回路が、ブリ、ノ回路の補助トランジスタ内に瞬 間的に大電流を流すようになる。したがってスナバ−回路による瞬間的な大電流 によってトランジスタが壊れるのを防止するため、チ、−りや電圧クランプのよ うな別回路が必要になる。
このような別回路を設けると費用が高くなり、また寸法が大きくなる等の問題が 生じる。
発明の概要 本発明によれば、従来のトランジスタ・スイッチング回路が有していた上記の欠 点を解消することができる。
本発明のトランジスタ・スイッチング回路ハ、パワー・トランジスタに2次降伏 を起こすことなく且つ電力の損失を最少限にして、高速度で/ぐワー・トランジ スタをオン状態からオフ状態に切換えることができる。
高速トランジスタ・スイッチング回路は、スイッチング論理回路(switch ing l@gi@)に接続された1次巻線とパワー・トランジスタに接続され た2次巻線とを有する変成器を備えている。この変成器は、トランジスタ・スイ ッチング論理回路とトランジスタ自体との間のガルバニ、り絶縁を行なうので、 出力電位がスイッチング論理回路に影響を与えることはない。また、この変成器 は電流立上げ変成器(curr@nt st@p uptransf@rm@r  )として巻装されており、変成器の1次側にある回路素子に大きな2次電流で 最小の電流応力を発生させる。
変成器の電源は、変成器の1次巻線に接続されたインダクタを有している。イン ダクタに蓄積される電流が、スイッチング論理回路の制御によりトランジスタを オン及びオフ状lIKするために用いられる。
スイッチング繭理回路は、変成器の1次巻線に接続され九第1のトランジスタと 第2のトランジスタを有している。このMl及び42のトランジスタは、各トラ ンジスタのオン又はオフ状11に応じて変成器の2次tFaを通して流れる電流 を異った方向に立上らせる。
枳lのトランジスタがオフ状態で累2のトランジスタがオフ状態にあると、変成 器02次巻1sは/4ワー・トランジスタに正のペース電#1を供給し、パワー ・トランジスタはオン状態になる。/4ワー・トランジスタのオン状態からオフ 状態への切換えを行う丸めに、#Ilと第2のトランジスタO両方を導通させる と、変成器の2次巻線には電流が流nなくなる。これにより、負のベース電流が ノ4ワー・トランジスタに与、tられる前にコレクタOチャーゾ・キャリアを再 結合させて、トランジスタの2次降伏を阻止する。コレクタのチャージ・キャリ アを十分に再結合した後に、第1のトランジスZを迩致し、12のトランジスタ をオン状態に保持する。2次巻線を通して流れる電流の方向が変わると、ノ9ワ ー・トランジスタに負のベース電流が供給されて、直ちにノ帯ワー・トランジス タは遮断する。
電源中に設けられインダクタの両端Ell続され九ダイオード唸、パワー・トラ ンジスタの反転バイアス2次降伏(reverse bllI@@Imdarj  break櫨・1)を防止するため、2次1!rllの電流の方向が反転した ときく、負のベース・エミ、り電圧を許容できる値まで制限する電流の循環路又 はフリーホイリング回路(fr・・−wh@eling path )を提供す る。
また飽和検出回路は、ノぐワー・トランジスタのコレクタ電圧を監視してコレク タのチャージ・キャリアが十分に再結合したときを決定するために設けられてい る。この回路は、パワー・トランジスタの飽和状態を監視して、重過負荷により トランジスタが飽和状態になると、この飽和検出回路が直ちにパワー・トランジ スタを遮断する。したがって、飽和検出回路は過負荷制限器として働く・ 高速トランジスタ・スイッチング回路は、更に、変成器のコアを素早くリセット するための高電圧・母ルスを発生する手段を備えており、非常に短くて不連続な 状態で変成器の2次巻線から直流を流を流す。
図面の簡単な説明 本発明の他の利点は下の説明及び図面により明らかになる。
第1図は、従来パワー・トランジスタに用いられていたスナバ−回路を示す回路 図、 第2図は、第1図に示し九ノ9ワー・トランジスタの電流及び電圧波形を示す波 形図、 第3図に、本発明の高速トランジスタ・スイッチング回路を示す回路図、 第4図は、第3図に示したパワー・トランジスタの電流及び電圧波形を示す波形 図、及び 第5図は、飽和検出回路の回路図である。
好ましい実施例の説明 第1図には、パワー・トランジスタlOと該トランジスタ10に設けられた周知 のスナ/々−回路12が示しである。トランジスタ10は、ベース14、負荷1 8に接続されたコレクタ16及び接地されたエミッタ20を有している。スナバ −回路12は、グイオー)P22と抵抗24との並列回路と、該並列回路に直列 接続されたコンデンサ26とからなり、このスナノf−回路はパワー・トランジ スタlOのコレクタ・エミッタ間に並列接続されている。ベース14に電流Ib が供給されると、トランジスタ10は導通して負荷電流を流し始める。トランジ スタlOを遮断するために、ペース電流Ibの極性が反転させられると、ベース のチャージ・キャリアが引出される。第2図に示した波形から明らかなように、 ベース電流Ibの極性が反転した後に、ベース・エミッタ電圧vb、は次第に負 になってゆくが、コレクタ電流工。は大きいままである。
このため、コレクタ電流はエミ、りの能動領域の中央の狭い帯状部(narro w rlbbon )に集束し、トランジスタに2次降伏が発生する。スナバ− 回路12は、全コレクタtmがトランジスタのブレークダウン定格値よシ安全に 小さくなるように負荷電流の一部を側路することにより、トランジスタ12の2 次降伏を防止している。
スナバ−回路12はパワー・トランジスタlOの2次降伏を防止するが、高い周 波数で高い電力レベルにあっては、このスナバ−回路12は有効電力の大部分を 消費してしまう。また、プリツノ回路のトランジスタと一緒に用いたときには、 1つのトランジスタに付属するスナバ−回路12がブリッジ回路の補足トランジ スタに大きな過渡電流を与えることになる。
第3図に示すように本発明のトランジスタ・スイッチング回路ハ、トランジスタ に2次降伏を起こすことなく且つ最小の電力損失により、高速度でトランジスタ 28をオン状態からオフ状態に切換えることができる。トランジスタ28は、ペ ース30.エミ、り32及びコレクタ34を有しており、コレクタ34は大電流 回路においてよく用いられるような誘導性の負荷に接続されている。トランジス タ28は、変成器36の2次巻線35によって与えられるベース電流の供給によ り導通して負荷電流を流す。
変成器36は、トランジスタ28とトランジスタ・スイッチング論理回路3Bと の間のガルバニ、り絶縁を行なう。スイッチング論理回路38は変成器36の1 次側に設けられている。スイッチング論理回路38は、トランジスタ28の出力 からは電気的に絶縁されているので、出力電位は論理回路に影響を与えることは ない、また、変成器36は電流立上げ変成器を構成しているので、変成器の1次 側の素子の電流応力を最小にして、大きな2次電流を発生させることができる。
変成器36の電源は、トランジスタ4G、インダクタ42及びダイオード44を 含んでおり、これらの素子は電流調整器として構成された積分回路の調整器46 によって駆動される。積分回路調整器はトランジスタ40のペースに電流を供給 する。トランジスタ40はコレクタがvlにエミッタがインダクタ42にそれぞ れ接続されている。抵抗48において検出された電流は積分回路調整器で調整さ れて、1次巻線49の中央に接続されたインダクタ42を通して変成器36に予 め定めた一定値の電流を供給する。
スイッチング論理回路38は、トランジスタ50とトランジスタ52とを含み、 谷トランジスタti変成り36の1次巻線のそれぞれ相反する端部に接続され、 エミッタは接地されている。トランジスタ50及び52は波形発生回路54から それぞれペースに供給される波形によって導通及び遮断する。トランジスタ50 及び52のオン−オフ状態に応じて、:に底置の1次巻線49を通して流れる電 流社2次巻線35を通して流れる電流を異った方向に立上がらせ、またトランジ スタ28をオン及びオフ状態にするため2次巻線35の導通を停止させる。変成 器36はトランジスタ50及び52によって制御され、第2図の従来の回路のベ ース電流波形Ibとは異なって、第4図に示すような変形した波形を有する駆動 又はペース電流を発生させる。
トランジスタ50が導通し、トランジスタ52が遮断しているときに、パワー・ トランジスタ28は導通されられる。波形発生回路54からトランジスタ500 ベースに電流が与えられると、インダクタ42に蓄積された電流が1次巻線36 とトランジスタ50を介して接地側に流れる。この1次巻線49を通って流れる 電流は、変成器36の2次巻線35に正の電流を立上がらせる。この正の電流は トランジスタ28のペースに/イオード56を介して流れ、トランジスタ28を 導通させて負荷電流を流し始める。変成器36の2次巻線35からトランジスタ 28に供給される正のペース電流の量は、負荷電流の量によって定められる。
軽負荷では、トランジスタを飽和させるには非常に僅かなペース電流でよく、2 次巻線35からの余分な電流はダイオード58を介してトランジスタ28のコレ クタ34に自動的に側路される。重負荷の電流が現われる場合には、コレクタの 飽和電圧は増加し、ダイオード58は殆んど電流を流さず、トランジスタ28の ペース30によ)大きなペース電流を供給する。ダイオ−P58及び56は、ト ランジスタが過飽和(hardsaturation )になるのを阻止するの で、余分なチャージ・キャリアはトランジスタ280ペース領域に発生しな−4 ゜ パワー・トランジスタ28をオン状態からオフ状態に切換えるためには、トラン ジスタ50は導通状態のまjでトランジスタ52を波形発生回路54からのペー ス電流の供給によって導通させる。インダクタ42に蓄積された電流は、今度は 、1次巻線49とトランジスタ50及び52を通して接地側に流れる。トランジ スタ50及び52が導通している場合に、1次巻線49を通して流れる電流は、 2次巻線の導通を停止させる。2次巻線が導通を停止すると、ペースの電荷又は チャージのいくらかは抵抗6Gを通して接地側に流れ始め、トランジスタのコレ クタ領域を回復させる。
この期間、コレクタのチャージ・キャリアは再結合を行ない、エミ、りに電流が 集束するのを阻止している。
第4図から明らかなように、ペース電流rbが零になると、ペース・エミッタ間 電圧は零に減少してゆき、そしてコレクタ電圧vejは上昇し始める0期間TI の後にコレクタのチャージ・キャリアが十分に再結合すると、トランジスタ28 は直線領域(11n@ar r@gion )に入って非常に早く遮断する。こ の期間TIは、コレクタのチャー7・キャリアか再結合しうる期間であり、そし てこの期間はセ、トシた期間又は飽和検出回路62によって決められるような期 間のいずれがである。
飽和検出回路62は、コレクタ電圧■c罵を監視してコレクタのチャージ・キャ リアが十分に再結合したときを決定する。コレクタ電圧VCIが約10〜12& ルトの略飽和の点に達すると、飽和検出回路62は波形発生回路54に信号を与 え、トランジスタ50を遮断させる。尚この場合、トランジスタ50はオン状態 のままである。トランジスタ52がオン状態でトランジスタ50がオフ状態の場 合、変成器36の2次巻線には電流が立上り、この電流は反対方向に流れて、負 のペース電流がトランジスタ28に供給され、トランジスタ28のペース30か らダイオ−P64を通して残ったチャージが除去されてトランジスタ28が遮断 する。第4図から明らかなように、ペース電流Ibの極性が反転すると、コレク タ電圧は急速に増加して期間〒3の経過後にトランジスタ28は遮断する。この 期間?、は第2図の従来技術の波形に示し九T3より短い、したがって、トラン ジスタ28は、最小の電力損失で素早く遮断する。
また第4図から明らかなように、ペース電荷を減小させると、ペース・エミ、り 関の抵抗が増し、ペース・エミ、り接合部に負電圧を確立する。トランジスタの ペース・エミ、り領域の反転ブレークダウン(r@Y@r@IIbr@akda wm )を防止するため、負のペース・エミッタ間電圧は制限されなければなら ない、電源のトランジスタ40とインダクタ42との両端に接続されたダイオ− 1’65は反転した2次電圧が+vlに等しくなると、インダクタ42によって 発生させられた電流を側路する。その結果、インダクタ42からの電流はダイオ −P65及びトランジスタ40を通って循環(む・・−wh・・l)する。ダイ オード65によって作られる循環路が最大ペース・エミ、り電圧を許容しうる慣 まで制限する。また、ダイオード65とトランジスタ40を通して電流が循環す るので、電圧vlが変成器の鉄心の磁束(ear@flax )をリセットする ように変成器360両端に印加され、回路は次の導通サイクルの準備をする。
第5図には、飽和検出回路62が詳細に示されている。この匣路は、コレクタ電 圧VCmを監視してトランジスタ28の飽和レベルを検出する。トランジスタ2 8がいかなる原因によっても飽和すると、負電流のΔルスが発生し、このノ母ル スはトランジスタ28のペースに供給されて、上述の通シトランノスタを急速に 遮断状態に切換える。
トランジスタ28を導通状態にするため、波形発生回路54はハイ信号68を発 生し、この信号68がインバータ70に印加されると、ロウ信号が発生される。
その結果、バッファ増幅器72を介してインバータ70に接続されたトランジス タ52はオフ状態のままである。また、ハイ信号II8は単安定マルチバイブレ ータ73に供給されて、ノ譬ルス74が発生する。尚このΔルスの暢は、パルス の終了前にトランジスタ28が飽和するのに十分な長さである。ノ臂ルス74は 、Δッ7ア増幅器78を介してトランジスタ500ベースに!!続されたオア・ ダート76に入力され、この/4ルス74がトランジスタ50を導通させる。ト ランジスタ50がオン状態でトランジスタ52がオフ状態にあるときには、ブロ ックで示したトランジスタ駆動回路80が、上述の通り、正のペース電流を発生 させて/4ワー・トランジスタ28を導通させる。
トランジスタ28は、ペース電流が供給されると急速に飽和する。トランジスタ 28の飽和状態は、抵抗86に直列に接続されたツェナーダイオ−1’84を介 してトランジスタ28のコレクタ34に接続されたオグト・カプラー(すt・− e@wpl@r ) 82によって検出される。オグト・カプラー82は発光ダ イオード88を有しており、この発光ダイオードは抵抗92を介して接地された フォト・トランジスタ90を作動させる。
トランジスタ28が飽和すると、オグト・カプラー82の出力は零になり、そし てオア・ゲート7・の反転入力端子94に入力が入ってオア・f −) 76の 出力がハイになる。オア・ゲート76からのハイ信号は、もし19ルス74の終 端前にトランジスタ28が飽和すれば、ノ母ルス74がなくなった後もトランジ スタ28をオン状111に保持する。トランジスタ28が過剰の負荷電流や回路 の短絡によ)飽和しないと、オア・r −ドア・の出力はパルス74の終端後に ロウとなシ、トランジスタ50とトランジスタ28を遮断してトランジスタの破 壊を防止する。
トランジスタ28を遮断するときには、波形発生回路からの信号68はロウにな り、そしてこの信号がインバータ70に印加されると、インバータ70はトラン ジスタ52を導通させるハイ信号を発生する。この期間、トランジスタ50は、 トランジスタ28が飽和したときのオア・ゲート76のう、チング機能(lat eh−1ng fumetion )によって導通状態に保持される。トランジ スタ50及び52が両方と屯導通すると、駆動回路80からのペース電流は上述 の通り零になる。
ペース電流が零になると、トランジスタ28のコレクタ電圧vc薦社上昇し始め る。コレクタ電圧が略10〜12&ルトになると、その電圧はツェナーダイオー ド84のブレークダウン電圧であり、ツェナー・ダイオ−#P84は抵抗86と オグト・力グラー82を通して導通し始める。−f:L、て7オト・トランジス タ90が導通し始めて反転入力端子94にハイ信号が印加され、その結果オア・ ゲート76の出力がロウになる。オア・グー)76のロウ出力はトランジスタ5 0を遮断する。
上述した通り、トランジスタ50が遮断してトランジスタ52が導通状態にある と、トランジスタ駆動回路80は負のペース電流を発生し、そのペース電流がト ランジスタ28に供給されると、トランジスタ28は急速に遮断する。
トランジスタ28の正常な導通期間に、回路の短絡のような重大な過負荷が生じ た場合、トランジスタ28は飽和状態になり、この状態は飽和検出回路62で検 出され、飽和検出回路62はトランジスタ5oを遮断させ且つトランジスタ52 を導通させる。その結果、トランジスタ28のベースには負のパルスが印加され 、トランジスタ28の導通が終了する。したがって、飽和検出回路は過負荷制限 器としても働き、過剰な負荷電流によって回路が破壊されないように保禮してい る。
第3図に示すトランジスタ・スイッチング回路は、変成器36を、変成器の短い 断続流(5hortdls@ontinm口l@g )でトランジスタ28に供 給される直流電流を発生させるために用いることができるように変形することも できる。この変形では、ダイオード64及び65を?4+3スタ(80R)64 ’及び65′テ置きかえてもよく、各サイリスタは波形発生回路54によって入 力が与えられるゲートを備えている。トランジスタ28が導通している期間、も しサイリスタ64′及び65′が遮断しているとすれば、ダイオード65によっ て先に設けられていた循環路は除去でき、インダクタ42は高電圧スパイクを発 生し、このスA?イクは非常に早く変成器36のコアをリセットする。この期間 においてサイリスタ64′が遮断していれば、リセ。
ト・/ぜルスはトランジスタ28には影響を与えない。
変成器のリセット時間とインダクタ42によって発生される高電圧スパイクの幅 は、トランジスタ28の導通時間と比駿して、非常に短い。トランジスタ28の ペース領域に蓄積されたチャーゾは、変成器の短いリセット期関トランジスタ2 8を保持するので、リセ、トIJ?ルスがトランジスタ28の飽和に影響を与え ることはない。し九がって変成器36は、変成器のコアリセット時間の間短い断 続流でトランジスタ28に供給される直流電流を発生させるために用いることが できる。連続した負荷電流の場合にも可能である。トランジスタ28を遮断する ときには、サイリスタ64″及び65′は波形発生回路54によって供給される ダート入力によって付勢され、上述の通シの通例のダイオードとして機能する。
上述の特定の実施例の記載は、本発明によって包含される広い発明の概念の実例 である。
国際調査報告

Claims (1)

    【特許請求の範囲】
  1. 1. ペース、コレクタ及びエミ、りを有するノ臂ワー・トランジスタを導通及 び遮断させるトランジスタ・スイッチング回路において、前記トランジスタを導 通させるため該トランジスタに正の電流を与え、且つ前記トランジスタを遮断さ せるため該トランジスタに負の電流を与えるように前記トランジスタのペースに 接続された駆動手段と、該駆動手段に接続されて前記トランジスタを導通させる ため該トランジスタに正の電流を与えるように前記駆動手段を制御するための第 1の状態を有する論理手段とを備え、前記論理手段は前記第1の状態から前記ト ランジスタを遮断させるため該トランジスタへの通電を停止させるように前記駆 動手段を制御する第2の状態に変化し、また前記論理手段は前記第2の状態から 前記トランジスタを迅速に遮断するため峡トランノスタが直線領域に入ったとき に前記トランジスタに負の電流を与えるように前記駆動手段を制御する第3の状 態に変化することを特徴とするトラ7ノスタ・スイッチング回路。 乙 前記論理手段社、皺論理手段が前記第2の状態から前記第3の状態に変化す る時点で、前記トランジスタがある程度の飽和状態に近ずくのに十分な時間前記 第2の状態にあることを特徴とする請求の範囲第1項に記載のトランジスタ・ス イッチング回路。 1 前記トランジスタがある程度の飽和の状態に近づいたときに前記第2の状態 から前記第3の状態に変化スヘく作用し且つ前記トランジスタの飽和レベルヲ検 出する手段を更に備えていることを特徴とする請求の範囲第2項に記載のトラン ジスタ・スイッチング回路。 4、前記トランジスタが導通しているときにトランジスタのペース領域に過剰の チャージ・キャリアカ集マるのを阻止するため前記トランジスタのペースと前記 駆動手段との間に接続された手段を有することを特徴とする請求の範囲第1項に 記載のトランジスタ・スイッチング回路。 5、 前記論理手段が第3の状態にあるときに、前記トランジスタの負の最大ペ ース・エミッタ間電圧を制限する手段を更に有することを特徴とする請求の範囲 第1項に記載のトランジスタ・スイッチング回路。 6、 前記駆動手段は前記トランジスタを前記論理手段から電気的に絶縁する手 段を有していることを特徴とする請求の範囲第1項に記載のトランジスタ・スイ 。 チンダ回路。 7、 ペース、コレクタ及びエミッタを有するパワー・トランジスタを導通及び 遮断するトランジスタ・スイ、チング回路において、電流が流れる1次巻線及び 2次巻線を有する変成器手段と、前記1次巻線を流れる電流に応答して前記トラ ンジスタを導通させるために第1の方向に電流を流し且つ前記トランジスタを遮 断させるために第2の方向に電流を流す前記2次巻線を前記トランジスタのペー スに接続する手段と、前記トランジスタを導通させる前記第1の方向に前記2次 巻線が電流を流すように前記1次巻線を通る電流の流れを導くべく前記変成器手 段の1次巻線に接続された論理手段とを備え、前記論理手段は前記1次巻線を通 る電流の流れを変えることにより前記2次巻線が前記トランジスタを遮断させる 方向に電流を流すようにしたことを特徴とするトランジスタ・スイッチング回路 。 8、前記1次巻線は電流が流れる第1の通路と第2の通路とを有・し、前記論理 手段は前記トランジスタが導通する前記第1の方向に前記2次巻線が電流を流す ように前記第1の通路を通して電流を流すようにし、また前記論理子*a前記ト ランジスタを遮断させる前記第2の方向に前記2次巻線が電流を流すように前記 第2の通路を逼して1!流を流すようにしたことを特徴とする請求の範囲第7項 に記載のトランジスタ・スイッチング回路。 9、前記論理手段は前記1次巻線の前記第1及び第2の通路の両方を通して電流 を流し、前記1次巻線の前記第2の通路のみを通して電流が流れる前に前記2次 巻線の電流の導通を停止させることを特徴とする請求の範囲第8項に記載のトラ ンジスタ・スイッチング回路。 10、前記論理手段は前記トランジスタがある程度飽和の状態に近づくのに十分 な期間前記1次巻線の前記第1及び第2の通路の両方を通して電流を流すことを 特徴とする請求の範囲第9項に記載のトランジスタ・スイッチング回路。 11、 前記変成器手段はコアを有しており、該変成器手段のコアをリセットす るため前゛記変成器手段に高電圧パルスを印加する手段を更に設けたことを特徴 とする請求の範囲第7項に記載のトランジスタ・スイッチング回路。 12−前記高電圧パルスの幅は前記変成器手段の前記コアを迅速にリセットする ために短かく、前記2次巻線は前記トランジスタのベースに印加されるべき前記 2次巻線中の短い断続流で直流電流を作ることを特徴とする請求の範囲第11項 に記載のトランジスタ・スイッチング回路。 13、前記トランジスタを導通及び遮断させるため前記変成器手段の前記1次巻 線に供給される電流を蓄積するインダクタ手段を更に有していることを特徴とす る請求の範囲第12項に記載のトランジスタ・スイッチング回路。 14前記変成器手段は電流立上げ変成器であることを特徴とする請求の範囲第7 項に記載のトランジスタ・スイッチング回路。 15、ペース、コレクタ及びエミッタを有するノ母ワー・トランジスタを導通及 び遮断させるトランジスタ・スイッチング回路において、オン状態及びオフ状態 を有する第1のスイッチ手段と、オン状態及びオフ状態を有する第2のスイッチ 手段と、駆動手段と、前記パワー・トランジスタに電流を流すため前記−母ワー ・トランジスタのベースに前記駆動手段を接続する手段とを儒え、前記駆動手段 は前記第1のスイッチ手段がオン状態にあり且つ前記第2のスイッチ手段がオフ 状態にある場合に前記パワー・トランジスタを導通させるため前記パワー・トラ ンジスタに正の電流を与えるべく前記第1及び第2のスイッチ手段に応答し、ま た前記駆動回路は前記ノ9ワー・トランジスタをオフ状態に切換える丸め前記第 1のスイッチ手段がオン状態にあり且つ前記第2のスイッチ手段がオフ状態にあ る場合に前記パワー・トランジスタへの電流の通電を停止し、更に前記駆動回路 は前記第1のスイッチ手段をオフ状態にし且つ前記第2のスイッチ手段をオン状 態にした場合に前記・卆ワー・トランジスタに負の電流を与えることを特徴とす るトランジスタ・スイッチング回路。 16、前記駆動手段は前記パワー・トランジスタのペースに接続された2次巻線 と前記第1及び第2のスイ。 チ手攻に接続された1次巻線とを有する変成器を有し、該変成器は前記パワー・ トランジスタと前記第1及び第2のスイッチ手段との間の絶縁をすることを特徴 とする請求の範囲第15項に記載のトランジスタ・スイッチング回路。 17、前記変成器の前記1次巻線に供給される電流を蓄積するインダクタ手段が 設けられていることを特徴とする請求の範囲第16項に記載のトランジスタ・ス イ、チング回路。 18、前記変成器の2次巻線間電圧が予め設定した値に達すると前記インダクタ 手段に蓄積された電流の循環路を形成する手段が該インダクタ手段の両端に接続 されていることを特徴とする請求の範囲第17項に記載のトランジスタ・スイッ チング回路。 19、前記インダクタ手段は、前記パワー・トランジスタのベースに与えられる 直流電流を前記変成器の2次巻線中に発生させるため、前記変成器をリセットす る高電圧ノ9ルスを発生することを特徴とする請求の範囲第17項に記載のトラ ンジスタ・スイッチング回路。 加、前記パワー・トランジスタが導通したときに前記インダクタ手段に高電圧リ セット・79ルスを発生させるように遮断し、前記・母ワー・トランジスタが遮 断すべきときに導通して前記インダクタに蓄積された電流の循環路を形成するケ ゛−ト手段が前記インダクタ手段の両端に接続されていることを特徴とする請求 の範囲第19項に記載のトランジスタ・スイッチング回路。 2L 前記第1及び第2のスイッチ手段は、それぞれ前記1次巻線の相反する端 部にコレクタが接続されたトランジスタ手段をそれぞれ有していることを特徴と する請求の範囲第15項に記載のトランジスタ・スイッチング回路。 n、前記第1及び第2のスイッチ手段のオン状態及びオフ状態は制御手段により 制御されることを特徴とする請求の範囲第15項に記載のトランジスタ・スイ。 チング回路。 詔、前記制御手段は、前記パワー・トランジスタの飽和レベルを監視し前記ノ4 ワー・トランジスタの飽和に応じて前記第1のスイッチ手段を遮断するように動 作する飽和検出回路を有していることを特徴とする請求の範囲第22項に記載の トランジスタ・スイッチング回路。 U、前記飽和検出回路は飽和レベルを決定するため前記/f’7−・トランジス タのコレクタ・エミッタ電圧を監視する手段を有していることを特徴とする請求 の範囲第23項に記載のトランジスタ・スイッチング回路。 四、ペース、コレクタ及びエミ、りを有するパワー・トランジスタを導通及び遮 断させるトランジスタ・スイッチング回路において、駆動手段と、前記トランジ スタのペースに前記駆動手段を接続して前記トランジスタを導通させるために正 の電流を該トランジスタに供給し又前記トランジスタを遮断させるために負の電 流を該トランジスタに供給する手段と、前記パワー・トランジスタの飽和レベル を検出する飽和レベル検出手段と、前記パワー・トランジスタが飽和したときに 前記パワー・トランジスタを遮断させるため前記飽和レベル検出手段に応じて前 記駆動手段を制御する論理手段とからなることを特徴とするトランジスタ・スイ ッチング回路。 26、前記論理手段は前記駆動手段を制御して、負の電流を前記ノ9ワー・トラ ンジスタに与えることによシ該パワー・トランジスタを遮断する前に電流の通電 を停止させることを特徴とする請求の範囲第25項に記載のトランジスタ・スイ ッチング回路。 n、前記調理手段は前記駆動手段を制御して、前記飽和レベル検出手段によって 前記パワー・トランジスタが龜ぼ飽和状態に達したことが決定されるまで電流の 通電を停止させることを特徴とする請求の範囲第26項に記載のトランジスタ・ スイッチング回路。 路、前記パワー・トランジスタの飽和レベルを検出する飽和レベル検出手段は、 前記ノfワー・トランジスタのコレクタ・エミ、り関電圧を監視する手段を有し ていることを特徴とする請求の範囲第25項に記載のトランジスタ・スイッチン グ回路。 29、 fr規に記載され、述べられ、実例をもって説明され且つ示されたすべ ての特徴。
JP57502483A 1981-08-06 1982-07-06 高速トランジスタ・スイツチング回路 Pending JPS58501252A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/290,504 US4410810A (en) 1981-08-06 1981-08-06 High speed transistor switching circuit
US290504FIHU 1981-08-06

Publications (1)

Publication Number Publication Date
JPS58501252A true JPS58501252A (ja) 1983-07-28

Family

ID=23116308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57502483A Pending JPS58501252A (ja) 1981-08-06 1982-07-06 高速トランジスタ・スイツチング回路

Country Status (11)

Country Link
US (1) US4410810A (ja)
EP (1) EP0084555B1 (ja)
JP (1) JPS58501252A (ja)
AU (1) AU542161B2 (ja)
CA (1) CA1184247A (ja)
DE (1) DE3274937D1 (ja)
DK (1) DK134683A (ja)
ES (1) ES8400634A1 (ja)
IL (1) IL66284A (ja)
IT (1) IT1149339B (ja)
WO (1) WO1983000590A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540894A (en) * 1983-04-04 1985-09-10 General Electric Company Peak turn-on current limiting base drive
US4540893A (en) * 1983-05-31 1985-09-10 General Electric Company Controlled switching of non-regenerative power semiconductors
US4520279A (en) * 1983-11-07 1985-05-28 Sundstrand Corporation Series transistor chopper
FR2555375B1 (fr) * 1983-11-18 1986-02-21 Thomson Csf Convertisseur continu-continu a inductance de charge commutee
US4751403A (en) * 1984-06-15 1988-06-14 Hitachi, Ltd. Transistor driving circuit and circuit controlling method
IT1218854B (it) * 1984-11-07 1990-04-24 Ates Componenti Elettron Circuito di comando, integrato monoliticamente, per la commutazione di transistori
FR2580878B1 (fr) * 1985-04-17 1987-11-27 Jeumont Schneider Procede de commande de l'instant d'ouverture d'un interrupteur, et circuit logique correspondant
FR2582880B1 (fr) * 1985-05-30 1992-11-27 Matra Dispositif de surveillance d'etat d'un commutateur electrique et relais electrique en comportant application
US4725741A (en) * 1985-11-13 1988-02-16 Sundstrand Corporation Drive circuit for fast switching of Darlington-connected transistors
IT1186424B (it) * 1985-12-10 1987-11-26 Gte Telecom Spa Modulatore per laser a semiconduttore
IT1188335B (it) * 1986-02-06 1988-01-07 Sgs Microelettronica Spa Dispositivo di controllo in retroazione per lo spegnimento di un transistore
US4749876A (en) * 1986-12-22 1988-06-07 Eaton Corporation Universal power transistor base drive control unit
US4891532A (en) * 1988-11-08 1990-01-02 Sundstrand Corporation Darlington connected switch having base drive with active turn-off
US4947055A (en) * 1989-01-13 1990-08-07 Sundstrand Corporation Base drive circuit for Darlington-connected transistors
US5387802A (en) * 1993-05-05 1995-02-07 Industrial Technology Research Institute High-speed electronic switch having low effective series resistance
DE69535329T2 (de) * 1994-05-12 2007-04-05 Komatsu Ltd. Lasttreibervorrichtung
EP0801846B1 (en) * 1995-10-06 2001-12-05 Koninklijke Philips Electronics N.V. A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof
US5930123A (en) * 1996-08-14 1999-07-27 Reltec Corporation Reset circuit for current transformer having a short reset interval
US6798797B2 (en) * 2001-06-07 2004-09-28 Science Research Laboratory, Inc. Method and apparatus for driving laser diode sources
GB2449063A (en) * 2007-04-27 2008-11-12 Cambridge Semiconductor Ltd A saturation control loop for a BJT or IGBT in a switching power supply
GB2448759A (en) * 2007-04-27 2008-10-29 Cambridge Semiconductor Ltd Turn-off control for a bipolar transistor
EP2515428B1 (en) 2011-04-21 2015-10-07 Sandeep Taneja High efficiency switching apparatus for dynamically connecting or disconnecting mutually coupled inductive coils
WO2014186765A1 (en) 2013-05-17 2014-11-20 Cirrus Logic, Inc. Single pin control of bipolar junction transistor (bjt)-based power stage
US9735671B2 (en) 2013-05-17 2017-08-15 Cirrus Logic, Inc. Charge pump-based drive circuitry for bipolar junction transistor (BJT)-based power supply
US9621050B2 (en) 2013-05-31 2017-04-11 Power Integrations, Inc. Storage time control
WO2015017317A2 (en) 2013-07-29 2015-02-05 Cirrus Logic, Inc. Two terminal drive of bipolar junction transistor (bjt) for switch-mode operation of a light emitting diode (led)-based bulb
WO2015017315A1 (en) 2013-07-29 2015-02-05 Cirrus Logic, Inc. Compensating for a reverse recovery time period of a bipolar junction transistor (bjt) in switch-mode operation of a light-emitting diode (led)-based bulb
US9504118B2 (en) 2015-02-17 2016-11-22 Cirrus Logic, Inc. Resistance measurement of a resistor in a bipolar junction transistor (BJT)-based power stage
US9609701B2 (en) 2015-02-27 2017-03-28 Cirrus Logic, Inc. Switch-mode drive sensing of reverse recovery in bipolar junction transistor (BJT)-based power converters
US9603206B2 (en) 2015-02-27 2017-03-21 Cirrus Logic, Inc. Detection and control mechanism for tail current in a bipolar junction transistor (BJT)-based power stage
US9768607B2 (en) * 2015-05-11 2017-09-19 Infineon Technologies Ag System and method for a multi-phase snubber circuit
US9525333B1 (en) 2015-06-05 2016-12-20 Power Integrations Limited BJT driver with dynamic adjustment of storage time versus input line voltage variations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123863A (en) * 1978-03-17 1979-09-26 Toshiba Corp Transistor drive circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1008714A (en) * 1961-01-12 1965-11-03 Plessey Co Ltd Improvements in or relating to the short period control of transistors employed in switching circuits
US3852620A (en) * 1972-07-31 1974-12-03 Westinghouse Electric Corp Electrical pulse generating circuit and method
US4005317A (en) * 1975-05-27 1977-01-25 Dressen-Barnes Electronics Corporation Switching circuitry
DE2555509A1 (de) * 1975-12-10 1977-06-16 Vdo Schindling Schaltungsanordnung mit einem kurzschlussfesten ausgang
DE2644507C3 (de) * 1976-10-01 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Aussteuerung eines im Sättigungszustand betriebenen Transistors und Vorrichtung zur Durchführung des Verfahrens
JPS54159157A (en) * 1978-06-07 1979-12-15 Toshiba Corp Drive circuit for inductive load
DE2841569A1 (de) * 1978-09-23 1980-04-03 Bosch Gmbh Robert Schaltregler mit drosselspule
DE2852943C3 (de) * 1978-12-07 1981-09-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung mit einem verzögerungsbehafteten Halbleiterschalter
IE49593B1 (en) * 1979-05-18 1985-10-30 Gen Electric Co Ltd Transistor switching circuit
US4348598A (en) * 1980-01-25 1982-09-07 Steve Smith Power-pulse switching circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123863A (en) * 1978-03-17 1979-09-26 Toshiba Corp Transistor drive circuit

Also Published As

Publication number Publication date
IL66284A0 (en) 1982-11-30
DK134683D0 (da) 1983-03-24
ES514770A0 (es) 1983-11-01
CA1184247A (en) 1985-03-19
DE3274937D1 (en) 1987-02-05
ES8400634A1 (es) 1983-11-01
WO1983000590A1 (en) 1983-02-17
US4410810A (en) 1983-10-18
DK134683A (da) 1983-03-24
IT8248938A0 (it) 1982-08-04
EP0084555A1 (en) 1983-08-03
EP0084555B1 (en) 1986-12-30
EP0084555A4 (en) 1984-09-28
AU542161B2 (en) 1985-02-07
IT1149339B (it) 1986-12-03
IL66284A (en) 1987-03-31

Similar Documents

Publication Publication Date Title
JPS58501252A (ja) 高速トランジスタ・スイツチング回路
US4706177A (en) DC-AC inverter with overload driving capability
US5200878A (en) Drive circuit for current sense igbt
US4365171A (en) Low loss snubber circuit
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
US4016482A (en) Pulse energy suppression network
JPH0437649B2 (ja)
JPH0317713A (ja) 短絡保護機能を改良した電力トランジスタ駆動回路
US4298809A (en) Gate circuit for gate turn-off thyristor
US4502085A (en) Power amplifier with controllable lossless snubber circuit
JPS63204814A (ja) パワートランジスタ駆動回路
US4348598A (en) Power-pulse switching circuit
JPH0260093B2 (ja)
JPH06276073A (ja) Igbtの過電流保護装置
JPS61230519A (ja) ゲ−トタ−ンオフサイリスタの駆動回路
JPS6086916A (ja) 電子切換装置
JP3187757B2 (ja) スイッチング手段の駆動回路
JP2636340B2 (ja) ゲート駆動回路
JPS582153Y2 (ja) ゲ−トタ−ンオフサイリスタのゲ−ト制御回路
JPH0257376B2 (ja)
JPH07226130A (ja) 低障害電波放射型大電流ソリッドステートリレー
JPH0226265A (ja) スイッチング電源装置
JPH0315845B2 (ja)
JP2840980B2 (ja) 電源装置
JPH0219849Y2 (ja)