JPS5848443A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS5848443A JPS5848443A JP56146558A JP14655881A JPS5848443A JP S5848443 A JPS5848443 A JP S5848443A JP 56146558 A JP56146558 A JP 56146558A JP 14655881 A JP14655881 A JP 14655881A JP S5848443 A JPS5848443 A JP S5848443A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealed
- semiconductor device
- semiconductor element
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明拡、・樹脂封止型中導体装置Ｋｌｋする。
従来、所謂二重樹脂型の樹脂封止型半導体装置は、リー
ドフレームのベッドに＾ｕ−８１共晶や半田エポキシ樹
脂で半導体素子を装着し、半導体素子とアクタ−リード
とをボンディング線で接続すると共に、ベッド上の半導
体素子とポ／ディング＃〇一部分を内部鉤止樹脂体で封
止し、爽に、アウターリードの一部分が露出するように
して、ベッド及び内部封止樹脂体、ボンディング線及び
アウターリードのｍ。部分を外部樹脂封止体で封止し九
構造を、有している。
ドフレームのベッドに＾ｕ−８１共晶や半田エポキシ樹
脂で半導体素子を装着し、半導体素子とアクタ−リード
とをボンディング線で接続すると共に、ベッド上の半導
体素子とポ／ディング＃〇一部分を内部鉤止樹脂体で封
止し、爽に、アウターリードの一部分が露出するように
して、ベッド及び内部封止樹脂体、ボンディング線及び
アウターリードのｍ。部分を外部樹脂封止体で封止し九
構造を、有している。
而して、このような二重構造の樹脂封止型半導体装置は
、Ｐ３部封止樹脂体がシ璽゛アーＤ硬度で３５以上の硬
度の高い材質で形成されているため、温度熱サイクルテ
ストを施す、と内部封止樹脂体を外部封止樹脂体の境界
部分でボンディング線が断線し九ル、戒は半導体素子或
はアクタ−リードどの接続部分でボンディング線が外れ
る開−があつ九。 ・ このような間ｌｌｔ胞避する九めに、・第１図に示す如
く、内部封止樹脂体ｔ’使用せずに半導体素子１、ベッ
ド２、ボンディング線３、アクタ−リード４０一部分を
外部封止樹脂体５で一体に封止し一／Ｆ、、ＩＩ造の樹
脂封止型半導体装置６ ｄｉ開発されている。
、Ｐ３部封止樹脂体がシ璽゛アーＤ硬度で３５以上の硬
度の高い材質で形成されているため、温度熱サイクルテ
ストを施す、と内部封止樹脂体を外部封止樹脂体の境界
部分でボンディング線が断線し九ル、戒は半導体素子或
はアクタ−リードどの接続部分でボンディング線が外れ
る開−があつ九。 ・ このような間ｌｌｔ胞避する九めに、・第１図に示す如
く、内部封止樹脂体ｔ’使用せずに半導体素子１、ベッ
ド２、ボンディング線３、アクタ−リード４０一部分を
外部封止樹脂体５で一体に封止し一／Ｆ、、ＩＩ造の樹
脂封止型半導体装置６ ｄｉ開発されている。
しかしながら、このような−１封止型の樹脂封止型半導
体装ｆ６でも特に電力用に使用され止する際に半導体素
子１に歪が発生する之めであることが解明された。この
゛モー゛ルド工程で半導体素子１に発生する歪は、結晶
方位＜１００＞のウェハから形成され九半導体累子であ
る場合には、ウェハに設けるオリエンテーションフラッ
トを４５°ずらせることによシ回避することができる。
体装ｆ６でも特に電力用に使用され止する際に半導体素
子１に歪が発生する之めであることが解明された。この
゛モー゛ルド工程で半導体素子１に発生する歪は、結晶
方位＜１００＞のウェハから形成され九半導体累子であ
る場合には、ウェハに設けるオリエンテーションフラッ
トを４５°ずらせることによシ回避することができる。
しかしながら、クエへのｔｉ！′ｈ方位が＜１１１＞の
ものである場合には、依然、上述の素子特性Ｏｆ動を回
避できない開明があった。
ものである場合には、依然、上述の素子特性Ｏｆ動を回
避できない開明があった。
本発明は、かかる点に鑑みてなされたもので、ボンディ
ング線の断線、外れを防止し、かつ安定した素子特性を
有する樹脂刺止型半導体装置を提供するものである。
ング線の断線、外れを防止し、かつ安定した素子特性を
有する樹脂刺止型半導体装置を提供するものである。
以下、本発明の冥施例について図面を参照して説明する
。
。
第２図は、不発明の一笑施例の断面図である。
図中１０は、半導体素子１１が装着されたベッドである
。半導体素子１１は、内部封止樹脂体１３でベッド１０
上に一体に封止されている。
。半導体素子１１は、内部封止樹脂体１３でベッド１０
上に一体に封止されている。
内部封止樹脂体１３杜、ショアーＤ硬度が５以下のゲル
状シリ；−ン樹脂で形成されている。
状シリ；−ン樹脂で形成されている。
また、半導体素子１１は、ボンディング線１４を介して
アウターリード１５に接続されている。
アウターリード１５に接続されている。
アウターリード１５は、その一部分を外部に露出するよ
うＫしてベッド１０、半導体素子１１、ボンディング線
１４、内部封止樹脂体１３と共に外部封止樹脂体１６に
よって一体に封止され゛ている。
うＫしてベッド１０、半導体素子１１、ボンディング線
１４、内部封止樹脂体１３と共に外部封止樹脂体１６に
よって一体に封止され゛ている。
このように構成され九樹脂封止型半導体装置１７では、
一部封止樹脂体１３がシｌアーＤ硬度５以下の軟質のフ
ェニル基を有するゲル状シリコーン樹脂で形成されてい
るので、第３図に示す笑験結果からも明らかなように、
半導体素子１１を封止する！−Ｊド工程中に半導体素子
１１には全く歪は発生しない。その結果、外部對、止樹
−ｉを形成し圧抜においても、ボンディング線１４の断
線、外れを防止できると共に、極めて安定した素子特性
を維持することができる。
一部封止樹脂体１３がシｌアーＤ硬度５以下の軟質のフ
ェニル基を有するゲル状シリコーン樹脂で形成されてい
るので、第３図に示す笑験結果からも明らかなように、
半導体素子１１を封止する！−Ｊド工程中に半導体素子
１１には全く歪は発生しない。その結果、外部對、止樹
−ｉを形成し圧抜においても、ボンディング線１４の断
線、外れを防止できると共に、極めて安定した素子特性
を維持することができる。
ｌ
留に、実施例の樹脂封止型半導体装Ｉｊｉ１７を構成す
る半導体素子１１に加わる応力を調べたところ、第４図
に示す如く、はとんど無視できる程の零に近い値であっ
た。これに対して第１図に示すような一重封止型の樹脂
封止型半導体装置６中の半導体素子１には、約１２５０
１ｗ／ｆｆｉ”のの応力が加わっていることが判った。
る半導体素子１１に加わる応力を調べたところ、第４図
に示す如く、はとんど無視できる程の零に近い値であっ
た。これに対して第１図に示すような一重封止型の樹脂
封止型半導体装置６中の半導体素子１には、約１２５０
１ｗ／ｆｆｉ”のの応力が加わっていることが判った。
また、実施例の樹脂刺止型半導体装置１７に溶度熱サイ
クルテストを施したところ、第５図に示す如く、不良品
の発生率はほとんど零％であった。これに対して前述と
同様の従来の樹脂封止型半導体装置６では、約５０％で
あった。
クルテストを施したところ、第５図に示す如く、不良品
の発生率はほとんど零％であった。これに対して前述と
同様の従来の樹脂封止型半導体装置６では、約５０％で
あった。
以上説明した如く、本発明に係る樹脂封止型半導体装置
によれば、ボンディング−の断線、外れ、を防止し、か
つ安定した素子特性を有する等顕著な効果を奏するもの
である。
によれば、ボンディング−の断線、外れ、を防止し、か
つ安定した素子特性を有する等顕著な効果を奏するもの
である。
第３図はウェハの反ｐと内部封止樹脂体の硬”度との関
係を示す特性図、第４図は、同実施例の樹脂封止型半導
体装置及び従来の樹脂封止型半導体装置の半導体素子に
かかる応力を示す特性図、第５図は、同実施例の樹脂封
止型半導体装置及び従来の樹脂封止型半導体装置の温度
熱サイクルテストにおける不良品発生率を示す特性図で
ある。
係を示す特性図、第４図は、同実施例の樹脂封止型半導
体装置及び従来の樹脂封止型半導体装置の半導体素子に
かかる応力を示す特性図、第５図は、同実施例の樹脂封
止型半導体装置及び従来の樹脂封止型半導体装置の温度
熱サイクルテストにおける不良品発生率を示す特性図で
ある。
１０・・・ベッド、１１・・・半導体素子、１３・・・
内部封止樹脂体、１４・・・ボンディング線、１５・・
・アクタ−リード、１６・・・外部封止樹脂体、Ｌｌ・
・・樹脂封止型半導体装置。
内部封止樹脂体、１４・・・ボンディング線、１５・・
・アクタ−リード、１６・・・外部封止樹脂体、Ｌｌ・
・・樹脂封止型半導体装置。
Claims (1)
- 半′導体素子が装着されたベッドと、し１半導体菓子を
封止した内部封止樹脂体と１、前記半導体素子にボンデ
ィング線を介してＷ、＃４されたアクタ−リードと、訪
アウーターリードの一部−分を露出するようにして前記
ベッ゛ド、前Ｐ半導体素子、前記ボンディング線、前ｔ
’内部封止樹脂体を一体に封止した外部樹脂封止体とか
らなる樹脂封止型半導体装置において、内部刺止樹脂体
をシ冒アーＤ硬度５以下の７エエル基を有するゲル状シ
リーーン樹脂で形成したことを特徴とする樹脂封止型中
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146558A JPS5848443A (ja) | 1981-09-17 | 1981-09-17 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146558A JPS5848443A (ja) | 1981-09-17 | 1981-09-17 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848443A true JPS5848443A (ja) | 1983-03-22 |
Family
ID=15410381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56146558A Pending JPS5848443A (ja) | 1981-09-17 | 1981-09-17 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226046A (ja) * | 1986-12-19 | 1988-09-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パッケージ化応力の減少した半導体デバイスの製造方法 |
| EP1681751A1 (en) * | 2001-04-20 | 2006-07-19 | Sharp Kabushiki Kaisha | Semiconductor laser module, spatial optical transmission system and electronic appliance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116973A (ja) * | 1973-03-10 | 1974-11-08 | ||
| JPS50110282A (ja) * | 1974-02-06 | 1975-08-30 | ||
| JPS5521175A (en) * | 1978-08-02 | 1980-02-15 | Nec Home Electronics Ltd | Semiconductor device |
-
1981
- 1981-09-17 JP JP56146558A patent/JPS5848443A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116973A (ja) * | 1973-03-10 | 1974-11-08 | ||
| JPS50110282A (ja) * | 1974-02-06 | 1975-08-30 | ||
| JPS5521175A (en) * | 1978-08-02 | 1980-02-15 | Nec Home Electronics Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226046A (ja) * | 1986-12-19 | 1988-09-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パッケージ化応力の減少した半導体デバイスの製造方法 |
| EP1681751A1 (en) * | 2001-04-20 | 2006-07-19 | Sharp Kabushiki Kaisha | Semiconductor laser module, spatial optical transmission system and electronic appliance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670408B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH06252316A (ja) | リードフレーム上へのプラスチック部材の形成方法 | |
| JPS5848443A (ja) | 樹脂封止型半導体装置 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS5821850A (ja) | 樹脂封止型半導体装置 | |
| JP2003031848A (ja) | 固体発光ランプ及び固体発光ランプの製造方法 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH04340751A (ja) | 樹脂封止型半導体装置 | |
| JPS62136059A (ja) | 樹脂封止半導体装置用リ−ドフレ−ム | |
| US6194779B1 (en) | Plastic mold type semiconductor device | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS61137352A (ja) | 半導体装置 | |
| JPH04262560A (ja) | 樹脂封止電界効果型半導体装置およびその製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH03265161A (ja) | 樹脂封止型半導体装置 | |
| KR0125874Y1 (ko) | 반도체 패키지 | |
| JP2755719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0265165A (ja) | 半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH10144828A (ja) | 半導体パッケージ | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| KR0134812Y1 (ko) | 반도체 몰드금형의 보이드방지용 게이트구조 |