JPS5848156A - ウオツチドツグタイマのセツト方式 - Google Patents
ウオツチドツグタイマのセツト方式Info
- Publication number
- JPS5848156A JPS5848156A JP56147376A JP14737681A JPS5848156A JP S5848156 A JPS5848156 A JP S5848156A JP 56147376 A JP56147376 A JP 56147376A JP 14737681 A JP14737681 A JP 14737681A JP S5848156 A JPS5848156 A JP S5848156A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- watchdog timer
- watchdog
- processor
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はウォッチドッグタイマのセット力式に係り、特
にプログラムが暴７！時にウォッチドッグタイマが起動
さ几ないようにしたウォッチドッグタイマのセット方式
に関するものである。
にプログラムが暴７！時にウォッチドッグタイマが起動
さ几ないようにしたウォッチドッグタイマのセット方式
に関するものである。
プログラム制御による情報処理において１プログラムが
正常に動作しているかどうかを監視する機能としてウォ
ッチドッグタイマと称する監視機能が一般処知られてい
る。一般に知られているウォッチドッグタイマは第１図
に示すように、プログラムが必らず通過する箇所釦ウォ
ッチドッグタイマへの書き込み命令をセットし、プログ
ラムが暴走して書き込みを行なわなくなりた時、ウォッ
チドッグタイマからプロセッサに対してり些ット信号を
出力し、プロセッサが該リセット信号の受信により暴走
プログラムを初期化してシステムを正常な状態に戻すよ
うにするものである。第２図は従来のウォッチドッグタ
イマの動作図を示す０即ち、電源投入によりウォッチド
ッグタイマは自動的に起動され、それ以後一定時閣内に
ウオッ戸ドッグタイマのアドレスを指定して畳き込む。
正常に動作しているかどうかを監視する機能としてウォ
ッチドッグタイマと称する監視機能が一般処知られてい
る。一般に知られているウォッチドッグタイマは第１図
に示すように、プログラムが必らず通過する箇所釦ウォ
ッチドッグタイマへの書き込み命令をセットし、プログ
ラムが暴走して書き込みを行なわなくなりた時、ウォッ
チドッグタイマからプロセッサに対してり些ット信号を
出力し、プロセッサが該リセット信号の受信により暴走
プログラムを初期化してシステムを正常な状態に戻すよ
うにするものである。第２図は従来のウォッチドッグタ
イマの動作図を示す０即ち、電源投入によりウォッチド
ッグタイマは自動的に起動され、それ以後一定時閣内に
ウオッ戸ドッグタイマのアドレスを指定して畳き込む。
その結果、該ウォッチドッグタイマが再起動される６ｔ
たプ四グラム暴走時などでウォッチドッグへの誓き込み
動作を怠ると一定時間経過＊、 ウオッチドッグタイ
マよりリセット信号が出力される。
たプ四グラム暴走時などでウォッチドッグへの誓き込み
動作を怠ると一定時間経過＊、 ウオッチドッグタイ
マよりリセット信号が出力される。
しかしながら、この従来方式におりては、プログラムが
暴走時に何らかの影響で、ウォッチドッグタイマのアド
レスを書き込む動作がなされたりすると、核ウォッチド
ッグタイマに再起動がかかり、リセット信号が出力され
ず、システムとしての動作も保障されないという欠点が
あった０即ちプログラム暴走時にもかかわらずプログラ
ムの初期化（ＩＰＬ）の動作が成されない恐れがあった
り本発明の目的はよｉ己問題点を解決するためにウォッ
チドッグタイマがプログラム暴走を確実に検知し、プロ
グラム暴走中にウォッチドッグタイマが起動される可能
性を極めて低くしたウォッチドッグタイマのセット方式
を提供するものである）上述の目的を達成するため１本
発明はプログラムの動作チェックを時間的に監視するた
めのウォッチドッグタイマを有したい情報処理装置にお
いて、前記ウォッチドッグタイマの前段に該ウォッチド
ッグタイマを起ＪｊｌｌＩＩｔｌｌ＃するタイマコント
ローラヲ設け、該タイマコントローラではプロセッサか
らの該ウォッチドッグタイマ選択データに基づいて該ウ
ォッチドッグタイマを選択するセレクト信号を送出する
手段を有し、該セレクト恰号を受信した時のみ該プロセ
ッサからのデータ上級ウォッチドッグタイマへ書き込む
ようにしたことを特徴とするものである・ 以下図面によシ本発明の実施例を詳細に説明する。
暴走時に何らかの影響で、ウォッチドッグタイマのアド
レスを書き込む動作がなされたりすると、核ウォッチド
ッグタイマに再起動がかかり、リセット信号が出力され
ず、システムとしての動作も保障されないという欠点が
あった０即ちプログラム暴走時にもかかわらずプログラ
ムの初期化（ＩＰＬ）の動作が成されない恐れがあった
り本発明の目的はよｉ己問題点を解決するためにウォッ
チドッグタイマがプログラム暴走を確実に検知し、プロ
グラム暴走中にウォッチドッグタイマが起動される可能
性を極めて低くしたウォッチドッグタイマのセット方式
を提供するものである）上述の目的を達成するため１本
発明はプログラムの動作チェックを時間的に監視するた
めのウォッチドッグタイマを有したい情報処理装置にお
いて、前記ウォッチドッグタイマの前段に該ウォッチド
ッグタイマを起ＪｊｌｌＩＩｔｌｌ＃するタイマコント
ローラヲ設け、該タイマコントローラではプロセッサか
らの該ウォッチドッグタイマ選択データに基づいて該ウ
ォッチドッグタイマを選択するセレクト信号を送出する
手段を有し、該セレクト恰号を受信した時のみ該プロセ
ッサからのデータ上級ウォッチドッグタイマへ書き込む
ようにしたことを特徴とするものである・ 以下図面によシ本発明の実施例を詳細に説明する。
第８図は本発明によるウオッチド、グタイマのセット方
式の一実施例のブロック層図、第４図はウオッチド、グ
タイマ起動シーケンス図である。
式の一実施例のブロック層図、第４図はウオッチド、グ
タイマ起動シーケンス図である。
第８図においてｌはプロセッサ、２はウォッチドッグタ
イマ４をコントロールするタイマコントローチ、８は比
較器、４はウォッチドッグタイマ。
イマ４をコントロールするタイマコントローチ、８は比
較器、４はウォッチドッグタイマ。
５はアンド回路、６はカウンタ、７は共通バス、８はウ
ォッチドッグタイマのセレクト信号縁、９はリセット信
号ａｔそれぞれ示す０ 本発明においてはウォッチドッグタイマ慟を直接アクセ
スするのではなく、該ウォッチドッグタイマをコントロ
ールするタイマコントロー−）Ｂ’を設は九〇以下つォ
ッチドッグタイマ番の起動を行なう時の動作の流れを第
４図に従って説明する。
ォッチドッグタイマのセレクト信号縁、９はリセット信
号ａｔそれぞれ示す０ 本発明においてはウォッチドッグタイマ慟を直接アクセ
スするのではなく、該ウォッチドッグタイマをコントロ
ールするタイマコントロー−）Ｂ’を設は九〇以下つォ
ッチドッグタイマ番の起動を行なう時の動作の流れを第
４図に従って説明する。
プロセッサｌはｌ＠１図の如くプログラム暴走時行し、
ウォッチドッグタイマの起動プログラムを実行する時、
まずタイマコントローラ２のアドレスを指定し、タイマ
コントローラ２を起動するとともに、さらにウォッチド
ッグタイマ選択データを送信する。タイマコントローラ
２はウォッチドッグタイマ選択データを受信すると比較
器８に予じめ設定されている設定データと比較して、−
紋がとられるとウォッチドッグタイマ番を選択するため
の選択１ｉ１−Ｑ８をウォッチドッグタイマ番へ送信す
る。プロセッサ１はその後ウォッチドッグタイマ４のア
ドレス指定し、ウォッチドッグタイマへデータの書き込
み、タイマを再起動するＯこの際ウォッチドッグタイマ
ーはタイマコントローラ２からのセレクト偏号が与えら
れていないとアンド回路の条件によってプロセラ？ｌか
らの書込みデータはカウンタへ入力されず該ウォッチド
ッグタイマは働らかない。
ウォッチドッグタイマの起動プログラムを実行する時、
まずタイマコントローラ２のアドレスを指定し、タイマ
コントローラ２を起動するとともに、さらにウォッチド
ッグタイマ選択データを送信する。タイマコントローラ
２はウォッチドッグタイマ選択データを受信すると比較
器８に予じめ設定されている設定データと比較して、−
紋がとられるとウォッチドッグタイマ番を選択するため
の選択１ｉ１−Ｑ８をウォッチドッグタイマ番へ送信す
る。プロセッサ１はその後ウォッチドッグタイマ４のア
ドレス指定し、ウォッチドッグタイマへデータの書き込
み、タイマを再起動するＯこの際ウォッチドッグタイマ
ーはタイマコントローラ２からのセレクト偏号が与えら
れていないとアンド回路の条件によってプロセラ？ｌか
らの書込みデータはカウンタへ入力されず該ウォッチド
ッグタイマは働らかない。
設けた。以下ウォッチドッグタイマ番の起動を行なう時
の動作の流れを＃Ｉ４図に従って説明する。
の動作の流れを＃Ｉ４図に従って説明する。
プロセッサｌは３１４１図の如くプログラムを実行し、
ウォッチドッグタイマの起動プログラムを実行する時、
まずタイマコントローラＳのアドレスを指定し、タイマ
コントローラ２を起動するとともに、さらにウォッチド
ッグタイマ選択データを送信する。タイマコントロー２
ｓはウォッチ、ト°ッグタイマ選択データを受信すると
比較器易に予じめ設定されている設定データと比較して
、一致がとられるとウォッチドッグタイマ番を選択する
ための選択信号８をウォッチドッグタイマ６へ送信する
。プロセッサｌはその後ウォッチドッグタイマーのアド
レス指定し、ウォッチドッグタイマへデータの書き込み
、タイマを再起動する。この際 。
ウォッチドッグタイマの起動プログラムを実行する時、
まずタイマコントローラＳのアドレスを指定し、タイマ
コントローラ２を起動するとともに、さらにウォッチド
ッグタイマ選択データを送信する。タイマコントロー２
ｓはウォッチ、ト°ッグタイマ選択データを受信すると
比較器易に予じめ設定されている設定データと比較して
、一致がとられるとウォッチドッグタイマ番を選択する
ための選択信号８をウォッチドッグタイマ６へ送信する
。プロセッサｌはその後ウォッチドッグタイマーのアド
レス指定し、ウォッチドッグタイマへデータの書き込み
、タイマを再起動する。この際 。
ウォッチドッグタイマ４はタイマコントロー９８からの
セレクト信号が与えられていないとアント。
セレクト信号が与えられていないとアント。
回路の条件によってプロセッサｌからの書込みデータは
カウンタへ入力されず該ウォッチドッグタイマは働らか
ない。
カウンタへ入力されず該ウォッチドッグタイマは働らか
ない。
このような構成をとることＫよって、プログラム暴走時
にウォッチドッグタイマが起動さｎる可能性は極めて低
くな９一定時間経過後リセット信号が出力され、システ
ムが正常な状態に復帰する。
にウォッチドッグタイマが起動さｎる可能性は極めて低
くな９一定時間経過後リセット信号が出力され、システ
ムが正常な状態に復帰する。
プロセッサｌはその後、タイマコントローラのアドレス
摺足をして再厩タイマコントロー；ｙｊｌｋ８動し、ウ
ォッチドッグタイマ選択解除データを送信し、タイマコ
ントローラ２及びウォッチドッグタイマ４Ｉｔ−復旧す
る。
摺足をして再厩タイマコントロー；ｙｊｌｋ８動し、ウ
ォッチドッグタイマ選択解除データを送信し、タイマコ
ントローラ２及びウォッチドッグタイマ４Ｉｔ−復旧す
る。
以上説明し友如く１本発明によればプログラム暴走時に
ウォッチドッグタイ！が起動される可能性が極めて低く
なり、一定時間経過後リセット信号が出力され、システ
ムか正常な状態に戻るので装置の信頼性が大幅に増大し
、効果が大きい。
ウォッチドッグタイ！が起動される可能性が極めて低く
なり、一定時間経過後リセット信号が出力され、システ
ムか正常な状態に戻るので装置の信頼性が大幅に増大し
、効果が大きい。
第１図は一般に用いられているウォッチドッグタイマの
セット方式の説明図、第Ｂ図は一般的なウォッチドッグ
タイマへの書き込みとリセット信号の動作シーケンス図
、第８図は本発明によるウォッチドッグタイマのセット
方式の一実施告のブロック朦図、第４図は本発明による
ウォッチドラ。 グタイマの起動シーケンス図をそれぞれ示す。 １・・・・・・プロセッサ、２・・・・・・タイマコン
トローラ。 訃・・・・・比較器、鳴・旧・・ウォッチドッグタイマ
、５・°・・・・アンド回路、６・・・・・・カウンタ
、７・・・・・・共通バス、８・・・・・・セレクト信
）’［，９・旧°・す≧ット１ａ号ｌＨ／１ 馳１ 図 ＝−十二 ｊ 久 λ人ヘス□ ： ：人へ 屏２目 茸°、３０ 葺４１２１
セット方式の説明図、第Ｂ図は一般的なウォッチドッグ
タイマへの書き込みとリセット信号の動作シーケンス図
、第８図は本発明によるウォッチドッグタイマのセット
方式の一実施告のブロック朦図、第４図は本発明による
ウォッチドラ。 グタイマの起動シーケンス図をそれぞれ示す。 １・・・・・・プロセッサ、２・・・・・・タイマコン
トローラ。 訃・・・・・比較器、鳴・旧・・ウォッチドッグタイマ
、５・°・・・・アンド回路、６・・・・・・カウンタ
、７・・・・・・共通バス、８・・・・・・セレクト信
）’［，９・旧°・す≧ット１ａ号ｌＨ／１ 馳１ 図 ＝−十二 ｊ 久 λ人ヘス□ ： ：人へ 屏２目 茸°、３０ 葺４１２１
Claims (1)
- プログラムの動作チェックを時間的に監視するためのウ
ォッチドッグタイマを有した情報処理装・ｆｌｃおいて
、前記ウォッチドッグタイマの１ｉｉＩ段に該ウォッチ
ドッグタイマを起動１！Ｉｌｌ ＠するタイマコントロ
ーラを設け、該タイマコントローラではプロセッサから
の該ウォッチドッグタイマ選択データに基づいて該ウォ
ッチドッグタイマを選択するセレクト信号を送出する手
段を有し、該セレクト信号管受イｇした時のみ該プはセ
ッサからのデータ゛ を該ウォッチドッグタイマへ書
き込むようにしたことを特徴とするウォッチドッグタイ
マのセット方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147376A JPS5848156A (ja) | 1981-09-18 | 1981-09-18 | ウオツチドツグタイマのセツト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147376A JPS5848156A (ja) | 1981-09-18 | 1981-09-18 | ウオツチドツグタイマのセツト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848156A true JPS5848156A (ja) | 1983-03-22 |
| JPS6211747B2 JPS6211747B2 (ja) | 1987-03-14 |
Family
ID=15428830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147376A Granted JPS5848156A (ja) | 1981-09-18 | 1981-09-18 | ウオツチドツグタイマのセツト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848156A (ja) |
-
1981
- 1981-09-18 JP JP56147376A patent/JPS5848156A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6211747B2 (ja) | 1987-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156338A (ja) | マルチプロセツサシステム | |
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JPS5848156A (ja) | ウオツチドツグタイマのセツト方式 | |
| JP2000010954A5 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JP3476667B2 (ja) | 二重化制御装置 | |
| JPH0316656B2 (ja) | ||
| JPH04107714A (ja) | 自動リスタート式コンピュータシステム | |
| JPS60169953A (ja) | コンピユ−タの異常検出方式 | |
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
| JPH0679279B2 (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JP2000311006A (ja) | プログラマブルコントローラ | |
| JPH02224170A (ja) | マルチプロセッサ制御装置 | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPH0517743U (ja) | 二重化計算機システム | |
| JPH0551934B2 (ja) | ||
| JPH02224053A (ja) | 端末の入力時間監視方式 | |
| JPS6188317A (ja) | 情報処理装置 | |
| JPH04171539A (ja) | 二重化計算機システム | |
| JPH05282167A (ja) | 障害処理方法 | |
| JPH04332047A (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPH05250197A (ja) | 自律系構成回路の制御方式 | |
| JPS6367615A (ja) | 自動運転時における電源制御方式 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 |