JPS5845569A - 陰極線管用信号波形の拡大・遅延掃引装置 - Google Patents
陰極線管用信号波形の拡大・遅延掃引装置Info
- Publication number
- JPS5845569A JPS5845569A JP56143830A JP14383081A JPS5845569A JP S5845569 A JPS5845569 A JP S5845569A JP 56143830 A JP56143830 A JP 56143830A JP 14383081 A JP14383081 A JP 14383081A JP S5845569 A JPS5845569 A JP S5845569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sweep
- address
- ray tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、陰極線管に表示される信号波形をディジタ
ル的に拡大し、さらに拡大された波形をディジタル的に
遅延掃引する陰極線管用信号波形の拡大・遅延掃引装置
に関する。
ル的に拡大し、さらに拡大された波形をディジタル的に
遅延掃引する陰極線管用信号波形の拡大・遅延掃引装置
に関する。
従来、オシロスコープなどで信号波形を観潮する場合、
信号波形を拡大し、さらに遅延掃引するが、その技術は
ほとんどアナログ技術によるところが多い。しかしなが
ら、純アナログ技術であるために温度、変化などによる
精度および安定度に問題があった。
信号波形を拡大し、さらに遅延掃引するが、その技術は
ほとんどアナログ技術によるところが多い。しかしなが
ら、純アナログ技術であるために温度、変化などによる
精度および安定度に問題があった。
この発明は以上の問題にがんがみてなされたもので、陰
極線管に表示しようとする信号波形の部分拡大および該
部分拡大された状態での遅延掃引をすべてディジタル的
に処理した陰極線管用信号波形の拡大・遅延掃引装置を
提供するものである。
極線管に表示しようとする信号波形の部分拡大および該
部分拡大された状態での遅延掃引をすべてディジタル的
に処理した陰極線管用信号波形の拡大・遅延掃引装置を
提供するものである。
以下、この発明について説明する。
第１図はこの発明の第１実施例のブロック構成図を示す
。この図において、１は記憶回路で、ＲＡＭまたはＲＯ
Ｍで構成されておル、陰極線管（図示せず）に表示しよ
うとするすべての信号波形に相当するｍ＝３２００個の
データをあらかじめ記憶しである。２は第１のＤ−Ａ変
換器で、記憶回路１から読み出されるディジタル信号を
アナログ信号に変換し前記陰極線管のＹ軸信号として出
力する。３はクロックパルス発生器である。４は掃引信
号発生器で、カウンタで構成されており、クロックパル
ス発生器３がら出力されるクロックパルスを計数して前
記陰極線管のＸ軸掃引信号に相当するディジタル信号を
出力する。５は第２のＤ −Ａ変換器で、掃引信号発生
器４がら出方されるディジタル信号をアナログ信号に変
換し前記陰極線管のＸ軸掃引信号として出力する。６は
分周器で、クロックパルス発生器３から出力されるクロ
ックパルスの周波数をｌ／ｎ（ｎ＝２．３，４．・・曝
、ｔ）の周波数に分周する。７はアドレス指定回路で、
プログラマブルカウンタで構成されており、分周器６で
１／ｎの周波数に分周されたパルス信号を受領して計数
し、記憶回路１のアドレスを前記Ｘ軸掃引信号の掃引周
期ごとに繰り返し指定するための３２００個の１２ビツ
トのディジタル信号を出力する。８はアドレス開始位置
設定回路で、カウンタで構成されており、前記掃引周期
ごとに繰り返し指定されるアドレスの開始位置を所望の
位置に設定するための核所望の位置に相当する１２ビツ
トのディジタル信号を発生し、その信号をアドレス指定
回路７に加える。これによシ、アドレス指定回路７は掃
引信号発生器４からＸ軸掃引信号と同じ繰り返しのパル
ス信号を受けるたびにアドレス開始位置設定回路８の出
力のディジタル信号を全ビットパラレルロードし、その
アドレス点から分周器６で１７ｎの周波数に分周された
パルス信号を受領して計数し、記憶回路１のアドレスを
前記Ｘ軸掃引信号の掃引周期ごとに繰υ返し指定するた
めの３２００／ｎ個の１２ビツトのディジタル信号を出
力する。
。この図において、１は記憶回路で、ＲＡＭまたはＲＯ
Ｍで構成されておル、陰極線管（図示せず）に表示しよ
うとするすべての信号波形に相当するｍ＝３２００個の
データをあらかじめ記憶しである。２は第１のＤ−Ａ変
換器で、記憶回路１から読み出されるディジタル信号を
アナログ信号に変換し前記陰極線管のＹ軸信号として出
力する。３はクロックパルス発生器である。４は掃引信
号発生器で、カウンタで構成されており、クロックパル
ス発生器３がら出力されるクロックパルスを計数して前
記陰極線管のＸ軸掃引信号に相当するディジタル信号を
出力する。５は第２のＤ −Ａ変換器で、掃引信号発生
器４がら出方されるディジタル信号をアナログ信号に変
換し前記陰極線管のＸ軸掃引信号として出力する。６は
分周器で、クロックパルス発生器３から出力されるクロ
ックパルスの周波数をｌ／ｎ（ｎ＝２．３，４．・・曝
、ｔ）の周波数に分周する。７はアドレス指定回路で、
プログラマブルカウンタで構成されており、分周器６で
１／ｎの周波数に分周されたパルス信号を受領して計数
し、記憶回路１のアドレスを前記Ｘ軸掃引信号の掃引周
期ごとに繰り返し指定するための３２００個の１２ビツ
トのディジタル信号を出力する。８はアドレス開始位置
設定回路で、カウンタで構成されており、前記掃引周期
ごとに繰り返し指定されるアドレスの開始位置を所望の
位置に設定するための核所望の位置に相当する１２ビツ
トのディジタル信号を発生し、その信号をアドレス指定
回路７に加える。これによシ、アドレス指定回路７は掃
引信号発生器４からＸ軸掃引信号と同じ繰り返しのパル
ス信号を受けるたびにアドレス開始位置設定回路８の出
力のディジタル信号を全ビットパラレルロードし、その
アドレス点から分周器６で１７ｎの周波数に分周された
パルス信号を受領して計数し、記憶回路１のアドレスを
前記Ｘ軸掃引信号の掃引周期ごとに繰υ返し指定するた
めの３２００／ｎ個の１２ビツトのディジタル信号を出
力する。
次にその動作を説明する。記憶回路１にはθ番目から３
１９９番目までの記憶場所に陰極線管に表示しようとす
るすべての信号波形に相当する３２００個のデータをあ
らかじめ記憶しである。分周器６はりｐツクパルス発生
器３から出力される第２図（ａ） Ｋ 示すクロックパ
ルスを受けて分周し、第２図（ｂ）〜（ｄ）に示すパル
ス信号を出力する。ここで、パルス信号（ｂ）の周波数
はクロックパルス（、）の１／ｉ１、パルス信号（ｃ）
ハクロックパルス（ａ）の１／４ 、パルス信号（ｄ）
はクロックパルス（ａ）のＩＡである。ｔｆ、アドレス
指定回路７にはパルス信号（ｂ）が加えられているとす
る。また、アドレス開始位置設定回路８は入力端子９か
ら手動にょ９順次送出されるパルス信号を受けて計数す
る。そこで、記憶回路１のＯ番目からアドレスの指定を
開始し丸い場合は、アドレス開始位置設定回路８から０
番目に相当する１２ビツトのディジタル信号を発生し、
その信号をアドレス指定回路７に加える。アドレス指定
回路７は第２図（、）に示すように掃引信号発生器４か
ら前記陰極線管のＸ軸掃引信号（第２図（・・））の掃
引周期と同一周期のパルス信号を受けるたびにアドレス
開始位置館定回路８で位置設定されたθ番目に相当する
１２ビツトのディジタル信号をパラレルロードし、その
アドレスからあらためて計数を開始する。したがって、
アドレス指定回路７からは第２図（ｇ）に示すようにＯ
番目から１５９９番目までに相当する１ ６００個の１
２ビツトのディジタル信号が前記掃引周期ごとに出力さ
れる。このディジタル信号によって記憶回路１のアドレ
スが前記掃引周期ごとに繰シ返し指定され、そこに記憶
された信号波形に相当する１６００個のデータが読み出
される。この読み出された信号波形のデータは第１のＤ
−Ａ変換器２でアナログ信号に変換され、Ｙ軸信号とし
て出力端子１０から出力される。また、Ｘ軸掃引信号は
出力端子１１から出力される。こうして、陰極線管には
記憶回路１の０番目から３１９９１９９番目０番目から
１５９９５９９番目全信号波形のデータの半分に相当す
る信号波形のデータが全信号波形を表示した場合にくら
べ２倍に拡大されて表示される。次に陰極線管に記憶回
路１０１番印から１６００６００番目信号波形を表示し
たい場合は、入力端子９からパルス信号を送出してアド
レス開始位置設定回路８に加え、１番目に相当する１２
ビツトのディジタル信号を発生してアドレス指定回路７
に加える。したがって、アドレス指定回路７からは上述
したと同様に１番目から１６００６００番目相当する１
２ビツトのディジタル信号が前記掃引周期ごとに出力さ
れる。このディジタル信号によって記憶回路１のアドレ
スが前記掃引周期ごとに繰り返し指定され、そこに記憶
された信号波形のデータが読み出される。こうして、陰
極線管には記憶回路１の１番目から１６００６００番目
信号波形が２倍に拡大されて表示される。、以後同様に
アドレス開始位置設定回路８から指定したいアドレスに
相当する１２ビツトのディジタル信号を発生することに
より、記憶回路１０２〜１５６１゜３〜１５６２ 、・
・・、１６００〜３１９９４での記憶場所に記憶された
信号波形のデータを順次読み出し陰極線管に表示するこ
とができ、２倍に拡大された４Ｍ号波形はあたかも遅延
掃引しているように見える。
１９９番目までの記憶場所に陰極線管に表示しようとす
るすべての信号波形に相当する３２００個のデータをあ
らかじめ記憶しである。分周器６はりｐツクパルス発生
器３から出力される第２図（ａ） Ｋ 示すクロックパ
ルスを受けて分周し、第２図（ｂ）〜（ｄ）に示すパル
ス信号を出力する。ここで、パルス信号（ｂ）の周波数
はクロックパルス（、）の１／ｉ１、パルス信号（ｃ）
ハクロックパルス（ａ）の１／４ 、パルス信号（ｄ）
はクロックパルス（ａ）のＩＡである。ｔｆ、アドレス
指定回路７にはパルス信号（ｂ）が加えられているとす
る。また、アドレス開始位置設定回路８は入力端子９か
ら手動にょ９順次送出されるパルス信号を受けて計数す
る。そこで、記憶回路１のＯ番目からアドレスの指定を
開始し丸い場合は、アドレス開始位置設定回路８から０
番目に相当する１２ビツトのディジタル信号を発生し、
その信号をアドレス指定回路７に加える。アドレス指定
回路７は第２図（、）に示すように掃引信号発生器４か
ら前記陰極線管のＸ軸掃引信号（第２図（・・））の掃
引周期と同一周期のパルス信号を受けるたびにアドレス
開始位置館定回路８で位置設定されたθ番目に相当する
１２ビツトのディジタル信号をパラレルロードし、その
アドレスからあらためて計数を開始する。したがって、
アドレス指定回路７からは第２図（ｇ）に示すようにＯ
番目から１５９９番目までに相当する１ ６００個の１
２ビツトのディジタル信号が前記掃引周期ごとに出力さ
れる。このディジタル信号によって記憶回路１のアドレ
スが前記掃引周期ごとに繰シ返し指定され、そこに記憶
された信号波形に相当する１６００個のデータが読み出
される。この読み出された信号波形のデータは第１のＤ
−Ａ変換器２でアナログ信号に変換され、Ｙ軸信号とし
て出力端子１０から出力される。また、Ｘ軸掃引信号は
出力端子１１から出力される。こうして、陰極線管には
記憶回路１の０番目から３１９９１９９番目０番目から
１５９９５９９番目全信号波形のデータの半分に相当す
る信号波形のデータが全信号波形を表示した場合にくら
べ２倍に拡大されて表示される。次に陰極線管に記憶回
路１０１番印から１６００６００番目信号波形を表示し
たい場合は、入力端子９からパルス信号を送出してアド
レス開始位置設定回路８に加え、１番目に相当する１２
ビツトのディジタル信号を発生してアドレス指定回路７
に加える。したがって、アドレス指定回路７からは上述
したと同様に１番目から１６００６００番目相当する１
２ビツトのディジタル信号が前記掃引周期ごとに出力さ
れる。このディジタル信号によって記憶回路１のアドレ
スが前記掃引周期ごとに繰り返し指定され、そこに記憶
された信号波形のデータが読み出される。こうして、陰
極線管には記憶回路１の１番目から１６００６００番目
信号波形が２倍に拡大されて表示される。、以後同様に
アドレス開始位置設定回路８から指定したいアドレスに
相当する１２ビツトのディジタル信号を発生することに
より、記憶回路１０２〜１５６１゜３〜１５６２ 、・
・・、１６００〜３１９９４での記憶場所に記憶された
信号波形のデータを順次読み出し陰極線管に表示するこ
とができ、２倍に拡大された４Ｍ号波形はあたかも遅延
掃引しているように見える。
陰極線管に表示される信号波形を全信号波形を表示した
場合にくらべ４倍に拡大して表示する場合はアドレス指
定回路７にパルス信号（、）を加え、また８倍に拡大し
たい場合はパルス信号（ｄ）を加えて計数させる。この
ときアドレス指定回路７からは、第２図（ｈ）に示すよ
うに０番目から７９９番目までに相当する８００個の１
２ビツトのディジタル信号または、第２図（ｊ）に示す
ように０番目から３９９番目までに相当する４００個の
１２ビツトのディジタル信号が前記掃引周期ごとに出力
される。
場合にくらべ４倍に拡大して表示する場合はアドレス指
定回路７にパルス信号（、）を加え、また８倍に拡大し
たい場合はパルス信号（ｄ）を加えて計数させる。この
ときアドレス指定回路７からは、第２図（ｈ）に示すよ
うに０番目から７９９番目までに相当する８００個の１
２ビツトのディジタル信号または、第２図（ｊ）に示す
ように０番目から３９９番目までに相当する４００個の
１２ビツトのディジタル信号が前記掃引周期ごとに出力
される。
上述の実施例は、記憶回路にあらかじめ記憶された信号
波形についての拡大・遅延掃引であるが、記憶回、路に
信号波形を所望の時間に書き込みつつあるいはすでに記
憶しである信号波形のデータを読みつつほぼ同時にその
信号波形を拡大・遅延掃引することができるようにした
のが第３図の実施例である。この図において、２〜１１
までは第１図の実施例と同一である。記憶回路１２はＲ
ＡＭで構成されており、陰極線管（図示せず）に表示す
る信号波形に相当するｍ ＝ ３２００個のデータを順
次記憶する。中央処理装置（ＣＰＵ） １３は前記陰極
線管に表示する信号波形のデータを記憶回路１２に書き
込む処理と、記憶回路１２から信号波形のデータをディ
ジタル信号として読み出す処理とを行う。データセレク
タ１４は中央処理装置１３が記憶回路１２を読み出し、
または書き込むときのアドレスを指定するためのディジ
タル信号とアドレス指定回路７が記憶回路１２を読み出
すときのアドレスを指定するためのｒｒＶ′ｎ個のにビ
ットのディジタル信号のいずれかを選択して記憶回路１
２に送出する。ラッチ回路１５は中央処理装置１３が記
憶回路１２に信号波形のデータを書き込みまたは読み出
す場合に、そのデータが第１のＤ−ＡＪ換器２に送出さ
れないようにし、アドレス指定回路７で指定された信号
波形のデータのみをラッチして第１のＤ−ＡＫ換器２に
送出する。したがって、陰極線管に表示される信号波形
はアドレス指定回路７で指定された信号波形だけである
。中央処理装置１３で読み出されるディジタル信号波形
は、たとえばプロッタに記録する場合に使用する。
波形についての拡大・遅延掃引であるが、記憶回、路に
信号波形を所望の時間に書き込みつつあるいはすでに記
憶しである信号波形のデータを読みつつほぼ同時にその
信号波形を拡大・遅延掃引することができるようにした
のが第３図の実施例である。この図において、２〜１１
までは第１図の実施例と同一である。記憶回路１２はＲ
ＡＭで構成されており、陰極線管（図示せず）に表示す
る信号波形に相当するｍ ＝ ３２００個のデータを順
次記憶する。中央処理装置（ＣＰＵ） １３は前記陰極
線管に表示する信号波形のデータを記憶回路１２に書き
込む処理と、記憶回路１２から信号波形のデータをディ
ジタル信号として読み出す処理とを行う。データセレク
タ１４は中央処理装置１３が記憶回路１２を読み出し、
または書き込むときのアドレスを指定するためのディジ
タル信号とアドレス指定回路７が記憶回路１２を読み出
すときのアドレスを指定するためのｒｒＶ′ｎ個のにビ
ットのディジタル信号のいずれかを選択して記憶回路１
２に送出する。ラッチ回路１５は中央処理装置１３が記
憶回路１２に信号波形のデータを書き込みまたは読み出
す場合に、そのデータが第１のＤ−ＡＪ換器２に送出さ
れないようにし、アドレス指定回路７で指定された信号
波形のデータのみをラッチして第１のＤ−ＡＫ換器２に
送出する。したがって、陰極線管に表示される信号波形
はアドレス指定回路７で指定された信号波形だけである
。中央処理装置１３で読み出されるディジタル信号波形
は、たとえばプロッタに記録する場合に使用する。
以上説明したように、この発明は陰極線管に表示するす
べての信号波形のデータをあらかじめ記憶゛しである、
または陰極線管に表示しようとするすべての信号波形の
データを順次記憶する記憶回路と、陰極線管のＸ軸掃引
信号を発生する掃引信号発生器と、クロックパルスの周
波数を１／ｎに分周する分周器と、１ｈに分周されたパ
ルス信号を計数し、前記記憶回路のアドレスを前記掃引
信号の掃引周期ごとに繰り返し指定するためのディジタ
ル信号を出力するアドレス指定回路と、前江掃引周期ご
とに繰り返し指定されるアドレスの開始位置を設定する
ための設定信号を出力するアドレス開始位置設定回路と
を備えて陰極線管に表示される信号波形の一部分を拡大
するとともにその拡大された状態で遅延掃引するように
したので、発明の構成をほとんどディジタル回路で構成
することができ、温度変化に対する影響がなく力る。さ
らに、ディジタル回路を集積回路で構成して簡素化し回
路の規模を小さくして安価な装置を得ることができる効
果がある。
べての信号波形のデータをあらかじめ記憶゛しである、
または陰極線管に表示しようとするすべての信号波形の
データを順次記憶する記憶回路と、陰極線管のＸ軸掃引
信号を発生する掃引信号発生器と、クロックパルスの周
波数を１／ｎに分周する分周器と、１ｈに分周されたパ
ルス信号を計数し、前記記憶回路のアドレスを前記掃引
信号の掃引周期ごとに繰り返し指定するためのディジタ
ル信号を出力するアドレス指定回路と、前江掃引周期ご
とに繰り返し指定されるアドレスの開始位置を設定する
ための設定信号を出力するアドレス開始位置設定回路と
を備えて陰極線管に表示される信号波形の一部分を拡大
するとともにその拡大された状態で遅延掃引するように
したので、発明の構成をほとんどディジタル回路で構成
することができ、温度変化に対する影響がなく力る。さ
らに、ディジタル回路を集積回路で構成して簡素化し回
路の規模を小さくして安価な装置を得ることができる効
果がある。
第１図はこの発明の第１実施例のブロック構成図を示す
、第２図は第１図の第１実施例の動作を説明するための
タイムチャート、第３図はこの発明の第２実施例のブロ
ック構成図を示す。 １．１２は記憶回路、３はクロックパルス発生器、４は
掃引信号発生器、６は分局器、７はアドレス指定回路、
８はアドレス開始位置設定回路。 特許出願人 安立電気株式会社 手続補正書（方式） 昭和５７年２月７０日 特許庁長官島田春樹 殿 １、事件の表示 昭和５６年特許願第１４３８３０号
２、発明の名称 陰極線管用信号波形の拡大・遅延掃引装置３、補正をす
る者 ４、補正命令の日付 昭和５７年１月５日（発送日
昭和５７年１月％日） ５、補正の対象 ３８７−
、第２図は第１図の第１実施例の動作を説明するための
タイムチャート、第３図はこの発明の第２実施例のブロ
ック構成図を示す。 １．１２は記憶回路、３はクロックパルス発生器、４は
掃引信号発生器、６は分局器、７はアドレス指定回路、
８はアドレス開始位置設定回路。 特許出願人 安立電気株式会社 手続補正書（方式） 昭和５７年２月７０日 特許庁長官島田春樹 殿 １、事件の表示 昭和５６年特許願第１４３８３０号
２、発明の名称 陰極線管用信号波形の拡大・遅延掃引装置３、補正をす
る者 ４、補正命令の日付 昭和５７年１月５日（発送日
昭和５７年１月％日） ５、補正の対象 ３８７−
Claims (1)
- 陰極線管に表示される信号波形を拡大および遅延掃引す
るための陰極線管用信号波形の拡大会遅延掃引装鎗であ
って：前記陰極線管に表示するすべての信号波形に相当
するｍ個のデータを記憶する記憶回路と；クロックパル
ス発生器と；該クロックパルス発生器から出力されるク
ロックパルスを受領して前記陰極線管のＸ軸掃引信号を
ディジタル的に発生する掃引信号発生器と：前記クロッ
クパルス発生器から出力されるクロックパルスの周波数
ｋ ｌ／ｎの周波数に分周する分周器と；該分周器で１
／ｎに分周されたパルス信号を受領して計数し、前記記
憶回路のアドレスを前記掃引信号の掃引周期ごとに繰シ
返し指定するためのｍａｎ個のにビットのディジタル信
号を出力するアドレス指定回路と；前記掃引周期ごとに
繰り返し指定されるアドレスの開始位置を所望の位置に
設定するための設定信号を発生して前記アドレス指定回
路に加えるアドレス開始位置設定回路とを備え、前記陰
極線管に表示される信号波形をｎ倍に拡大するとともに
その拡大された状態でアドレスの開始位置を順次変えて
遅延掃引するようにしたことを特徴とする陰極線管用信
号波形の拡大・遅延掃引装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143830A JPS5845569A (ja) | 1981-09-14 | 1981-09-14 | 陰極線管用信号波形の拡大・遅延掃引装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143830A JPS5845569A (ja) | 1981-09-14 | 1981-09-14 | 陰極線管用信号波形の拡大・遅延掃引装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5845569A true JPS5845569A (ja) | 1983-03-16 |
Family
ID=15347933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143830A Pending JPS5845569A (ja) | 1981-09-14 | 1981-09-14 | 陰極線管用信号波形の拡大・遅延掃引装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212614A (ja) * | 1984-04-06 | 1985-10-24 | Ngk Spark Plug Co Ltd | 内燃機関の副室 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4852136A (ja) * | 1971-10-29 | 1973-07-21 | ||
| JPS50978B1 (ja) * | 1970-11-02 | 1975-01-14 | ||
| JPS506380A (ja) * | 1972-11-15 | 1975-01-23 |
-
1981
- 1981-09-14 JP JP56143830A patent/JPS5845569A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50978B1 (ja) * | 1970-11-02 | 1975-01-14 | ||
| JPS4852136A (ja) * | 1971-10-29 | 1973-07-21 | ||
| JPS506380A (ja) * | 1972-11-15 | 1975-01-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212614A (ja) * | 1984-04-06 | 1985-10-24 | Ngk Spark Plug Co Ltd | 内燃機関の副室 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473701B1 (en) | Alternate triggering in digital oscilloscopes | |
| EP0218401A2 (en) | An interface circuit for video signal hard copy apparatus and video signal hard copy apparatus provided therewith | |
| JPS63271625A (ja) | タイミングシステム | |
| JPS5845569A (ja) | 陰極線管用信号波形の拡大・遅延掃引装置 | |
| US5235270A (en) | Waveform measuring device | |
| US5153501A (en) | Waveform measuring device | |
| US4775954A (en) | Apparatus for generating timing signals used for testing ICs having two enable input terminals | |
| JP2545008B2 (ja) | 可変周波数信号発生方法 | |
| JP2002009595A (ja) | ワンダ発生器のｔｄｅｖマスク特性設定装置 | |
| JP2775133B2 (ja) | 波形表示方法 | |
| JPS5876997A (ja) | 信号測定装置 | |
| KR960007550B1 (ko) | 초음파 검사시스템의 샘플링 클럭발생방법 및 장치 | |
| JPH03261881A (ja) | 波形形成装置 | |
| JP2004286511A (ja) | 光サンプリング装置および光波形観測システム | |
| JPS60194369A (ja) | 信号記憶装置 | |
| US5303629A (en) | Acoustic data output device having single addressable memory | |
| JP2995995B2 (ja) | 波形記憶装置 | |
| JPH0328397Y2 (ja) | ||
| JPH06103293B2 (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JPH09116851A (ja) | ディジタル映像信号処理用メモリ装置 | |
| JP3125806B2 (ja) | パターン発生装置 | |
| JP2950350B2 (ja) | 信号発生回路 | |
| JPS58172004A (ja) | デジタル信号発生装置 | |
| JPS59231624A (ja) | タイミング信号発生回路 | |
| JPH0727351B2 (ja) | ビデオインタフェイス装置のサンプリングクロック設定方法 |