JPS5844770A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5844770A
JPS5844770A JP14294781A JP14294781A JPS5844770A JP S5844770 A JPS5844770 A JP S5844770A JP 14294781 A JP14294781 A JP 14294781A JP 14294781 A JP14294781 A JP 14294781A JP S5844770 A JPS5844770 A JP S5844770A
Authority
JP
Japan
Prior art keywords
layer
gaalas
substrate
semiinsulative
epitaxially grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14294781A
Other languages
English (en)
Inventor
Akihiro Shibatomi
昭洋 柴富
Kenya Nakai
中井 建弥
Kazumi Kasai
和美 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14294781A priority Critical patent/JPS5844770A/ja
Publication of JPS5844770A publication Critical patent/JPS5844770A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発@は酸素(0■)ドーピング半絶縁性ガリクムフル
ミニウム砒嵩(GaAjAi  )結晶の半導体素子へ
の応用に係り、41にマイク−波帯ガリウム砒素電界効
果トランジスタ(M鳶8Fzt  )およびダブルへチ
ー構造のレーザーダイオード(LD)におい″C蟲皺牛
絶縁性GaAjムS結晶をエピタキシャル成長させた半
導体装置に関する。
Gaム!ム― 結晶を用いた半導体装置は現在数多く開
発されている。例えば光素子であるダブルへテロ構造の
レーザーダイオード(以下LDと略す)。
および発光ダイオード(LID ) *またを工高連論
理素子である^移動度トランジスター(IIIM?  
’)勢があΦ0元素子については7レー化およびIC化
が進み、マイクル波素子および高運論理木子等について
は、尚信頼化、高品質化が遊んでいる0本発明の目的を
エピタキシャル成長した当絃半絶縁性GaAjAs結晶
、tt半尋体素子に用いることにより、従来技術による
これら半導体装置の製造方法を更に体良する方法を提供
するにある・ 以下、添付図圓を参照して本発明の詳細な説明する。
本発明の總lの実施例iエマイクー波帯ガリウム砒卓電
解効釆トランジスタ(以下MIC1iFK丁 と略す)
の製造方法rCIsi!する。
従来のM鳶8Fm丁の代表的な単子榊遺を第1図に示す
、同図を参照してかかるMIC8FKTの従来′技術に
おける製造方法を説明jる。一般にかかる半纏体atは
気相成長法によって製造され6(気相成長法については
後に説明する)、かかる方法によると、ガリウム砒素半
絶縁性基板l上に高抵抗(10’−10・Ω・1)のガ
リウム砒素ノ(ラフ1一層2を成長させ、連続して動作
層3(厚さ0.3 swa )を成長させる0次に当該
動作層3上に、゛ム11(金)十G@(ゲルマニウム)
、ム1t−蒸着して谷金化することにより、ンース電@
4、およびドレイン電極aV形成jる。しかる後、アル
ミニウム(ムj)を蒸着してゲート電極5を形成し、最
後に#化シリコン展(llも )7等を当絃装置表面に
形成して嵌面保5illとする。
ところで、上述した方法によって作成された当該MIC
1ilF鳶τ Kは以下に述べる如き問題点力1あるe
′  すなわちバッフ7一層2と動作“層3゛とV)界
−Kmけるキャリアー練成分布が第2図に示す如く皺慢
な立下り分布であると同時に、七〇界函およびバッファ
11寄りの所にリーク電流が生ずる。その結果、デバイ
ス特性?性はDC特性の相互プンダクタ/ス(gl) 
 が界面付近(ゲート電圧のピンチオフ付近)で急a1
vc小さくなり、jl音指数NF (Nois@Fig
ure ) 、す゛二7リテイーが悪化する。さら&C
fi面近傍のンースkL他4とグー)t65間の表叩お
よびビレ1ン憲極6とゲート電極5間の嵌面部分8に形
成される表面単位の結果、デバイスの11Jll技特性
はしJP断局周波数fτ )が小さくなり、g、II 
 の周波数分紅か生ずる1/f雑音が増大する。
一方DC%性では、出力利得にドレイン電流の時間的変
化によりドリフト現象が生じ、デバイス特性を悪化させ
る。
上述した従来技術における問題点を解決すべく。
本練の発明者は当該ME8FICTのバッファ一層2を
ガリウムアルミニウム砒素(GaAjム−)結晶とする
半導体製造方法を提供する。
以下、絽lの夾り例における本発明の方氏を飾付図面を
参照してl1j2に!Aする。
本発明の方法は、初めK G a/A m C1s /
Ht系の気相成Ik法を用−・て籐4図に示す如き結晶
を成長させる。かかる工程は纂3図に示すGl/AlC
4A系気相成長装置を用いて、以下に4ぺる条件下で行
なわれる。すなわち反応管15内WCtX M k 1
1 *ガVりA(Ga)源(ノース)12.アルミニウ
ム(ム1)源(ソース)13が設置されており、それぞ
れ745(’C) l 820 (’C) 、 900
 (’C,)の温腿に保たれている。当該反応管15i
Cは外部より20℃の三塩化砒素ガス(AsC4) e
キャリアガス(H,)。
ドーパントガス(50ppm の#素を言む414化水
素)、および塩化水素(MCI )が尋人される。
ムsC4ガスおよびキヤ替アガスの流量・工、それぞれ
30G (cc/ wim ) * 1200 (cc
/ min )  である。
また動作層のドナー不純*は固体硫黄(8)を用い、温
度を60〜65℃の範囲で変化させることにより結晶成
長を行なった。なお同図におい工14はヒーターである
上述の条件下での気相成長法に〜よΦ結晶成長・工・先
ず半118縁性Gaム畠 基板21上に、tX(os)
ドーパントガスな60〜70 (cc / wim )
注入しながら、厚さ3〜5(μm)、比抵抗10’ (
Ω°ca)のG&a4ムl・0.ム8バッファ一層を成
長させる0次Vこム@C1mガスの注入&+hめ、偽 
ドー、/4ントガスの5人を止めると同時に鍼黄ドーパ
ントガスな入れ、動作層23をエピタキシャル成長させ
る。このとぎ動作層23σ)′#さけ0.35 Cμm
)゛、キャリヤー鎖酸度2 X 10” (ca−” 
)である。さらに連続して72ノフア一層のGaAjA
m結蟲の成長と全(同条件下で表面バツシペーショ′ン
膜用の半絶縁性GaAjAsエピ結晶24を制約02(
μm)の厚さに成長させる。
以上の如き工程により、8g4図に示す結晶を成長さ嫂
、第1図に示j従来装置、の作成過程と同様の素子製作
ブーセスを用いて、第5図に示す構造のMtsrrt 
 を作成する。なお同図において22は牛絶縁性G轟ム
jAs  /・ノファ一層である。
以上19明した如く1本発明の方法によれば、以下に説
#44Φ如き点が改良された。
(1)バッファ一層22のリーク電流が大巾に減少した
。これはGaAs #作層23とGaAJム畠ノ(ツフ
ァ一層22とのバンドギャップ幅が異なり(w46図参
照)ために、 GaAs  動作層側にキャリアのとじ
込めが起こり、 GaAlAs バッファ一層22とG
aAm  動作層23との界面でのキャリヤー鎖匿分布
カ急峻になり(第2図の破iii部参照)、はばデバイ
レングス(D@by@L*Hth )の理論値に近い値
ニ、なるためである。
伐) しゃ断周波数fテ が大巾に同上し、出力および
利得の時間的不安定さかなくなり、1/f雑音も大巾に
改良された。
これは第1図に示す如く、従来技術では表一部8に、酸
化シリクン(810□)や窒化シリコン(lliaNg
 ) 等のパッジページ望ン膜を用いたのに対し1本発
明ではQaム畠 動作層23とG1ム!ム1 バッジベ
ーク1フ層24との間に表面単位が形成されないため、
全ゲート容量がムI ゲートw執のシ曹ットキーパリャ
ー容量に近くなり、トンイン電流のドリフト現象がなく
なるためである。また一時に表面キャリヤートラップ、
放出現象がなくなるためh/f雑童も改良される。
(3)  ^周獣時の雑音指数NFが改豊された。これ
+X(1)で述べたGaAlAs  バッファ一層22
とGaAs動作層23との昇面ヤヤリャー線度分布の急
峻化によるためであり。
以上毅明した如く、本発明の方法によって従来書り南で
は改善できながったMEBFET  Kおけるいくつか
の問題を解決することができた。
なお上述した不発明の方法による装置の利点は以下に示
j装置およびItli走榮件で得られたものでオル、比
較に用イタMg6F]CT tXゲート幅30゛O(a
m)*ゲート長1(μa+1 、ドレイン惨ソース関隔
5(μ+m)。
ドレイン・ンース電憧を工Au+G・、ムU を蒸着し
て450℃で30  秒χ−イしたものである。また測
だ条件・工、ソース・ドレイン間電圧vos = 3 
(V)*絢定8技数8 (G11Z )である、なお、
本発明におIf o lk ktと従来L ! (との
NP との比NFGaムムS/NFGaム1 は06〜
0.7と大巾に1改善され、短辱間、長時間のドリフト
現象も本発明の装置においては認められなかった。
本発明の第2の実施例舎工手絶縁性Gaム1ムS 結晶
をレーザー〆イオードにバクシペーション願とし【便用
′f番ことに関する・ 第7図に当該実施例に係るストライプ形のタプルへデー
構造レーザーダイオード(以下LD  と略す)の概略
断函図を示す、同図を参照すると、n“■高員度基板3
1上にダブルへデー構造のレーザーダイオード素子s3
2が形成されていて、当該素子II 4X lI面保$
11I33によって被懐され℃いる。
ところで、当該表面保II膜33は従来技術においては
、二酸化シリコン(Silos)または窒化シリコン(
畠tsN*)mが使用されていた。かかる表幽保−II
は表面特性が悪く、しかも膨張係数が重子結晶の膨張係
数と異なるため、両者の間に111が生じて装置の信頼
性低下の原因となっていた。
本発明舎工上述の表面保−膜を半絶縁性のGaAj^S
結晶にすることによって、従来技術における問題を解決
する−のである。以下本発明の菖2の実施例を橋付図面
を参照して説明する。
本実施例では先ず1に+鳳高鹸度基板31上に形成され
た活性層を含む半導体層のLD 素子形成領域を残して
メサエッチングする。さらにmlの実施例と同じ条件で
敵本ドープ半絶縁性のGaAjムー結−33をエピタキ
シャル成長させ、總7図に示すデバイスを得る。
以上に説明した如<、LDo)嵌函保護展に半絶縁性G
aAjAs  膜を用いることによって、従来技術にお
ける間1lIkな)11次することができ、しかもGa
AツムS結晶によΦ光Ω閉じ込め作用もあり、素子特性
を\ 大(・に向上1ゼることができも。
本vl明の第3の爽り例はエピタキシャル成長させた半
絶縁性GaAJAs  結晶の素子間分離およびIC化
への応用に関jる・ 第8図に当M夷抛例の一部を示す、同図において41舎
工基板、434工牛絶縁性G1ムlh畠 結晶、42は
アレイ化されたLD  素子である。
かかる装置・工、まず茶7図の素子構造と儀似して基板
41上に活性層を含む半導体層を成長した@ LD 形
成vA域上に8i0宜  膜をリングラフイー技術を用
いて形成し、iI4択的K LD 層のメすエツチング
を行なう。次に牛杷縁性GaAjム畠 結晶を選択成長
させ、しかる41stok  鵬を除去したものである
。かかる方法によれば、半絶縁性GaAjAs  結晶
によって素子間分離ができるばかりでなく、光の゛閉じ
込め効果−期待できる。またIC化を計りたい場合はさ
らに連続して1114図にボす如く、エピタキシャル構
造になるようにGaAjAa  i!晶を成長させる。
しかる後、#ISS図に示すM18F]ii丁 を基不
蘭路とす番IC′に棗子桐分廟層上に形成する・以上説
明した如く、エピタキシャル成長さ、せた半#!l縁性
GaAjAs  結晶を半導体装置に利用すゐことは、
半導体装置の信頼性を太いに高めることかできるばかり
でなく、IC化等多くの利点があり、半導体装置の発展
に大いに寄与するものである。
本発明・工成長法な有機金属熱分解法(MO−CVD)
や分子ビームm (Mll ) K適応しても大きな効
力を発揮することはいうまでもない。
【図面の簡単な説明】
纂1図会工従米技術におけるGaム−の菖1gFI?の
概略断面図、第2図曇工縞1図の麺筺における動作層と
バッファ一層との外向のキャリヤー一度分布を示Y@r
m、ag31A kICa/Ascja/at系気相成
長法に用いる装置の概略図、第4図は牛絶縁性GaAj
ムー結晶をパンファ一層、およびパッシベーション層と
したME8FgT  の概略断面図、籐5図は本発明を
用いたMESFE丁 の躯略断1iIi図、謳6図は動
作層とバッファ一層におけるエネルギーバンド構造の概
略図、第7回はダブルへデρ構造のレーサーダイオード
の概略断mV、纂8図は蕪板上にレーザーダイオードを
アレー化した状態を示す概略靭面図である。 l、21・・・GmAs #P杷縁縁性基板結晶2・・
・高抵抗バッファ一層、3・・・動作層。 4・・・ノース電極、5・・・ゲート電極。 6・・・ドレイン電極、7・=jliOs パッジペー
ジIV展。 8・・・勇面準位形成部分、 11・・・M晶基板。 12・・・ムIン−ス、13・・・Q畠ンース。 14・・・ヒータ、15・・・反応管。 22・・・半II8鰍性GaAlム2バッファ一層。 24・・・半P、縁性G畠ムノムSパッシベーション層
。 31・・・を低抵抗基板、32・・・ダブルヘテp榊造
レーザーダイオード。 33・・・半絶縁性GaムムS )<クシペーション層
。 41・・・基板、42・・・LD素子、43 =−Ga
AjAs結晶 特許出畝人 富士通株式会社 簀1図 表面819の翳馳 (μm) 第2− ↑ HCI 第3図 第4図 第5図 表面 第6図

Claims (1)

  1. 【特許請求の範囲】 (1)半絶縁性GaムS1したはGaムムー基板上に、
    エピタキシャル成長されたlIl素ドープ半絶縁性Ga
    ム!ム−層と、vJ記基板上又は前記GaAjA−鳩上
    にエピタキシャル成長された動作層とを有することを特
    徴とする半導体装置。 (21酸系ドープ半絶縁性G1ムjAs  をエピタキ
    シャル成長させて形成されたI!1面蝋験鯛を有するこ
    とを特徴とする特許請求の範囲絽1項に紀幀ジ)半導体
    装置。 (3)選択的Kgl素ドープ半絶縁性GaAjAi  
    なエピタキシャル成長して形成した素子閣分騙手段を有
    することを特徴とするl1l11奸−求−)@−−1項
    に記載の半導体装置。
JP14294781A 1981-09-10 1981-09-10 半導体装置 Pending JPS5844770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14294781A JPS5844770A (ja) 1981-09-10 1981-09-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14294781A JPS5844770A (ja) 1981-09-10 1981-09-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS5844770A true JPS5844770A (ja) 1983-03-15

Family

ID=15327342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14294781A Pending JPS5844770A (ja) 1981-09-10 1981-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS5844770A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281767A (ja) * 1985-10-07 1987-04-15 Hitachi Ltd 電界効果トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51103783A (ja) * 1975-03-08 1976-09-13 Fujitsu Ltd
JPS52113689A (en) * 1976-03-19 1977-09-22 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPS53126282A (en) * 1977-04-08 1978-11-04 Thomson Csf Fet transistor
JPS5595370A (en) * 1979-01-10 1980-07-19 Nec Corp Compound semiconductor field-effect transistor
JPS5768073A (en) * 1980-10-14 1982-04-26 Nec Corp Field effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51103783A (ja) * 1975-03-08 1976-09-13 Fujitsu Ltd
JPS52113689A (en) * 1976-03-19 1977-09-22 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPS53126282A (en) * 1977-04-08 1978-11-04 Thomson Csf Fet transistor
JPS5595370A (en) * 1979-01-10 1980-07-19 Nec Corp Compound semiconductor field-effect transistor
JPS5768073A (en) * 1980-10-14 1982-04-26 Nec Corp Field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281767A (ja) * 1985-10-07 1987-04-15 Hitachi Ltd 電界効果トランジスタ
JPH0824131B2 (ja) * 1985-10-07 1996-03-06 株式会社日立製作所 電界効果トランジスタ

Similar Documents

Publication Publication Date Title
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JPS5844770A (ja) 半導体装置
Devlin et al. A molybdenium source, gate and drain metallization system for GaAs MESFET layers grown by molecular beam epitaxy
JPS5643754A (en) Manufacture of semiconductor device
JPS59222965A (ja) シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法
JPS5828753B2 (ja) 縦形電界効果トランジスタの製造方法
JP2555885B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法
JPS6035577A (ja) 電界効果型トランジスタ
JPH0577172B2 (ja)
JPS61222169A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPS59218778A (ja) 半導体装置及びその製造方法
JPS60254672A (ja) 電界効果型トランジスタの製造方法
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JPH0571172B2 (ja)
JPS59161076A (ja) 半導体装置の製造方法
JPS60136264A (ja) 半導体装置の製造方法
JPS58130559A (ja) 3−5族バイポ−ラ集積回路装置
JPH0322526A (ja) 炭化珪素半導体装置の製造方法
JPS57122572A (en) Manufacture of bipolar semiconductor device
JPS6174367A (ja) ヘテロ接合バイポ−ラトランジスタ
JPS62285476A (ja) バラクタダイオ−ドの製造方法
JPH0577174B2 (ja)
JPS6459956A (en) Heterostructure bipolar transistor and manufacture thereof
Havill et al. The Junction Transistor
JPS63293912A (ja) 半導体装置の製造方法