JPS584461A - プログラム・デバツク制御方式 - Google Patents
プログラム・デバツク制御方式Info
- Publication number
- JPS584461A JPS584461A JP56102979A JP10297981A JPS584461A JP S584461 A JPS584461 A JP S584461A JP 56102979 A JP56102979 A JP 56102979A JP 10297981 A JP10297981 A JP 10297981A JP S584461 A JPS584461 A JP S584461A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- break point
- processing routine
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、１０グラムのデ／（ツクを効率的に行い得る
ようになった１ａグラム・デＩ（ツタ制御方式に関する
ものである◎ 第１図および第２図は繰返しルーチンをもつ１０グラム
のデパックの従来例を説明するものであって、Ｐｌない
しＰ４は通常の命令、ＢｌとＢｇはブレーク・ポイント
割込命令、ＮＯＰは無操作命令をそれぞれ示している。
ようになった１ａグラム・デＩ（ツタ制御方式に関する
ものである◎ 第１図および第２図は繰返しルーチンをもつ１０グラム
のデパックの従来例を説明するものであって、Ｐｌない
しＰ４は通常の命令、ＢｌとＢｇはブレーク・ポイント
割込命令、ＮＯＰは無操作命令をそれぞれ示している。
ｆｋｘｍｔｃおいて、プルーフ・ポイント割込命令Ｂ１
が実行されると、割込が発生し、ブレーク・ポＰ１に置
換えられると共に通常命令Ｐｚか割込命令Ｂ２に置換え
られ、そして通常命令Ｐ１が実行される。通常命令Ｐ１
の次には、ブレーク・ポイント割込命令Ｂ２が実行され
、割込が発生し、ブレーク・ポイント割込処理ルーチン
２が実行され、中央処理！！雪内のレジスタの内容の表
示や印刷が行われ、次に通常命令Ｐ１が割込命令ＢＩＫ
置換されると共に、割込命令Ｂ２が命令Ｐ２に置換えら
れ、そして通常命令Ｐ２が実行される・纂１図の従来方
式は、２個のブレーク・ポイント割込命令を使用してい
るので、無駄なレジスタ内容の表示や印刷が行われ、こ
の結果、デパック効率が低下するという欠点がある０第
２図においては、通常命令Ｐ１の次のＮＯＰ命令をブレ
ーク・ポイント割込命令Ｂ１に置換し、通常命令Ｐ１の
次に割込命令ＢＩＹ実行し上記の如きレジスタなどの内
容の表示や印刷な行い、次に通常命令Ｐａｔ’実行する
ものである０この纂２図の従来方てると共に、ブレーク
・ポイントを任意の位置に設定できないという欠点を有
しているＯ本発明は、上記の欠点ケ除去するものであっ
て、デパック効率を向上できること、運用中和おいては
不要であるＮＯＰ命令ｔプログラム中に挿入して置くこ
との必要のないこと、及びブレーク・ポイン）１−任意
の位置に設定できること等の特徴ｔもつ繰返しルーチン
ｔもつプログラムＫＩｌ’ｌ−るプログラム・デパック
制御方式ｌ提供することな目的とするものである０そし
てそのため、本発明の１ａグラム・デパック制御方式は
、ブレーク・ボイノ、ト割込命令ＢＹプログラム中の所
望の命令Ｐｉと壷き換え得ると共に、上記ブレーク・ポ
イント割込命令Ｂが実行された時、割込を発生させてブ
レーク・ポイント割込処理ルーチンを実行し、このブレ
ーク・ポイント割込感層ルーチンの実行によって処ＩＩ
！装置の内部状態を表示又は印字するとＫよる割込みが
発生した時、上記命令Ｐｌｔ上記ブレーク・ポイント割
込命令Ｂで置き換えるダｔ−・ポイント割込処理ルーチ
ｙｔ’設けると共に、上記ブレーク・ポイント割込Ｉ＆
理ルーチンに所望の命令ＰｊＶ上記ダミー・ポイント割
込命令りで雪き換えるための命令列奮付加したことＹ％
黴とするものである。以下本実１１’ｔ’図面！参照し
つつ説明する０ 蕗３■は本発明が適用される計算機の１例のシステム構
成を示す図、第４図は本発明の第１実施例の概要を示す
図、第５図は本発明の第２の実施例の概！！を示す図、
ＩＮ６図は本発明におけるメモリ・マツ１の１ｆＩｖ示
す図、ＩＩ！７図はブレーク・ポイント割込処理の流れ
を説明する囚、第８図はダミー・ポイントによるブレー
ク・ポイントの設定処理の流れｔ説明する■、第９図は
元命令実行直後の割込みによるブレーク・ポイント設定
処理の流れｔ説明する図、第１θ図は他のブレーク・ポ
イントとの関係を説明する図であるＯ第３図において、
ｌはメモリ、２は中央処理装置、３はデパック・コンソ
ール装置、４は入出力装置、５は割込み発生回路ｔそれ
ぞれ示して〜・る。
が実行されると、割込が発生し、ブレーク・ポＰ１に置
換えられると共に通常命令Ｐｚか割込命令Ｂ２に置換え
られ、そして通常命令Ｐ１が実行される。通常命令Ｐ１
の次には、ブレーク・ポイント割込命令Ｂ２が実行され
、割込が発生し、ブレーク・ポイント割込処理ルーチン
２が実行され、中央処理！！雪内のレジスタの内容の表
示や印刷が行われ、次に通常命令Ｐ１が割込命令ＢＩＫ
置換されると共に、割込命令Ｂ２が命令Ｐ２に置換えら
れ、そして通常命令Ｐ２が実行される・纂１図の従来方
式は、２個のブレーク・ポイント割込命令を使用してい
るので、無駄なレジスタ内容の表示や印刷が行われ、こ
の結果、デパック効率が低下するという欠点がある０第
２図においては、通常命令Ｐ１の次のＮＯＰ命令をブレ
ーク・ポイント割込命令Ｂ１に置換し、通常命令Ｐ１の
次に割込命令ＢＩＹ実行し上記の如きレジスタなどの内
容の表示や印刷な行い、次に通常命令Ｐａｔ’実行する
ものである０この纂２図の従来方てると共に、ブレーク
・ポイントを任意の位置に設定できないという欠点を有
しているＯ本発明は、上記の欠点ケ除去するものであっ
て、デパック効率を向上できること、運用中和おいては
不要であるＮＯＰ命令ｔプログラム中に挿入して置くこ
との必要のないこと、及びブレーク・ポイン）１−任意
の位置に設定できること等の特徴ｔもつ繰返しルーチン
ｔもつプログラムＫＩｌ’ｌ−るプログラム・デパック
制御方式ｌ提供することな目的とするものである０そし
てそのため、本発明の１ａグラム・デパック制御方式は
、ブレーク・ボイノ、ト割込命令ＢＹプログラム中の所
望の命令Ｐｉと壷き換え得ると共に、上記ブレーク・ポ
イント割込命令Ｂが実行された時、割込を発生させてブ
レーク・ポイント割込処理ルーチンを実行し、このブレ
ーク・ポイント割込感層ルーチンの実行によって処ＩＩ
！装置の内部状態を表示又は印字するとＫよる割込みが
発生した時、上記命令Ｐｌｔ上記ブレーク・ポイント割
込命令Ｂで置き換えるダｔ−・ポイント割込処理ルーチ
ｙｔ’設けると共に、上記ブレーク・ポイント割込Ｉ＆
理ルーチンに所望の命令ＰｊＶ上記ダミー・ポイント割
込命令りで雪き換えるための命令列奮付加したことＹ％
黴とするものである。以下本実１１’ｔ’図面！参照し
つつ説明する０ 蕗３■は本発明が適用される計算機の１例のシステム構
成を示す図、第４図は本発明の第１実施例の概要を示す
図、第５図は本発明の第２の実施例の概！！を示す図、
ＩＮ６図は本発明におけるメモリ・マツ１の１ｆＩｖ示
す図、ＩＩ！７図はブレーク・ポイント割込処理の流れ
を説明する囚、第８図はダミー・ポイントによるブレー
ク・ポイントの設定処理の流れｔ説明する■、第９図は
元命令実行直後の割込みによるブレーク・ポイント設定
処理の流れｔ説明する図、第１θ図は他のブレーク・ポ
イントとの関係を説明する図であるＯ第３図において、
ｌはメモリ、２は中央処理装置、３はデパック・コンソ
ール装置、４は入出力装置、５は割込み発生回路ｔそれ
ぞれ示して〜・る。
メモリ１の中には中央処理装置２によりて実行される種
々のブーグラムやデータが格納されているＯデパック・
コンソール装置３は、ディスプレイやキーボードなどを
有しており、このディスプレイに中央処理装置２の内部
状態赤表示されるＯ入出力装置番は、プリンタなどを含
んでおり、このプリンタで中央処理装置２の内部状態が
印字出力される・割込み発生回路５は、所定の事象が生
起したとき、割込み要求を中央処理装置２へ送る〇第４
因は本実−〇第１実施例概要を示すものである０命令Ｐ
１ないしＰ４から成るループｔもっルーチンをデパック
する場合、例えば命令Ｐ１の位置にブレーク・ポイン牡
割込命令Ｂ１ｖ書込む◎そして、このプログラム・ルー
チンを実行すると、先ずブレーク・ポイント割込命令Ｂ
ｌが実行され、割込が賑発生し・２Ｌ／−１，、Ｈイｙ
）割込Ｉ＆！１″−チｙＯ字出力され、割込命令Ｂ１が
命令Ｐ１と置換され、命令Ｐ２がダミー・ポイント割込
命令Ｄ１と置換される。
々のブーグラムやデータが格納されているＯデパック・
コンソール装置３は、ディスプレイやキーボードなどを
有しており、このディスプレイに中央処理装置２の内部
状態赤表示されるＯ入出力装置番は、プリンタなどを含
んでおり、このプリンタで中央処理装置２の内部状態が
印字出力される・割込み発生回路５は、所定の事象が生
起したとき、割込み要求を中央処理装置２へ送る〇第４
因は本実−〇第１実施例概要を示すものである０命令Ｐ
１ないしＰ４から成るループｔもっルーチンをデパック
する場合、例えば命令Ｐ１の位置にブレーク・ポイン牡
割込命令Ｂ１ｖ書込む◎そして、このプログラム・ルー
チンを実行すると、先ずブレーク・ポイント割込命令Ｂ
ｌが実行され、割込が賑発生し・２Ｌ／−１，、Ｈイｙ
）割込Ｉ＆！１″−チｙＯ字出力され、割込命令Ｂ１が
命令Ｐ１と置換され、命令Ｐ２がダミー・ポイント割込
命令Ｄ１と置換される。
割込命令Ｂ１の次には命令Ｐ！が実行され、命令Ｐ１の
次にダミ−・ポイント割込命令ＤＩが実行される・ダミ
ー・ポイント割込命令が実行されると割込が発生し、ダ
ミー・ポイント割込処理ルーチンの実行が開始される。
次にダミ−・ポイント割込命令ＤＩが実行される・ダミ
ー・ポイント割込命令が実行されると割込が発生し、ダ
ミー・ポイント割込処理ルーチンの実行が開始される。
このダミー・ポイント割込処理ルーチンの実行によって
、命令ｐｌがブレーク・ポイント割込命令Ｂ１と置換さ
れ、ダミ−・ポイント割込命令Ｄ１か命令Ｐ２と置換さ
れ、命令Ｐ２が実行される。ダミ−・ポイント割込処理
ルーチンは、レジスタなどの内容の表示や印刷を行わな
いので、プログラムのデパック効率が従来方式よりも向
上する０ 第５図は本発明の累・１実施例の概要を示すものである
０１［５０において、最初は命令Ｐ１がブレーク・ポイ
ント割込命令Ｂ１によりて置換されている。
、命令ｐｌがブレーク・ポイント割込命令Ｂ１と置換さ
れ、ダミ−・ポイント割込命令Ｄ１か命令Ｐ２と置換さ
れ、命令Ｐ２が実行される。ダミ−・ポイント割込処理
ルーチンは、レジスタなどの内容の表示や印刷を行わな
いので、プログラムのデパック効率が従来方式よりも向
上する０ 第５図は本発明の累・１実施例の概要を示すものである
０１［５０において、最初は命令Ｐ１がブレーク・ポイ
ント割込命令Ｂ１によりて置換されている。
レジスタなどの内容の表示や印刷が行われ、割込命令１
１１＋が゛命令Ｐ（と・置換され、命令終了後割込有効
ビットかオンとされる＠割込命令Ｂ１の次には命令Ｐ１
が実行され、命令Ｐ１の実行完了後、命令終了後割込み
が発生し、命令終了割込処理ルーチンの実行が開始され
る０この割込処理ルーチンの実行によって命令Ｐ１が割
込命令Ｂ１と置換され、割込有効ビットかオフされ、次
いで命令ｐｓが実行されるＯ 累６図は、メモリ・マッグの１例を示すものである０な
お、ＢはブレークΦポイント、Ｄはダミ−・ポイントを
意味している＠メモリは、割込みベクトル・テーブル域
、１０グ２ム域、テパック制御１ｔｘグラム域および７
Ｅｌグラム・スタフ′り域などを有している。割込ベク
トル・テーブル域にはブレーク・ポイント割込処理ルー
チン先頭アドレスやダミー・ポイント割込処理ルーチン
先願アル−チンやブレークΦポイント割込処暑ルーチン
が格納され、また、命令を退避するための作業域が確保
されている。
１１＋が゛命令Ｐ（と・置換され、命令終了後割込有効
ビットかオンとされる＠割込命令Ｂ１の次には命令Ｐ１
が実行され、命令Ｐ１の実行完了後、命令終了後割込み
が発生し、命令終了割込処理ルーチンの実行が開始され
る０この割込処理ルーチンの実行によって命令Ｐ１が割
込命令Ｂ１と置換され、割込有効ビットかオフされ、次
いで命令ｐｓが実行されるＯ 累６図は、メモリ・マッグの１例を示すものである０な
お、ＢはブレークΦポイント、Ｄはダミ−・ポイントを
意味している＠メモリは、割込みベクトル・テーブル域
、１０グ２ム域、テパック制御１ｔｘグラム域および７
Ｅｌグラム・スタフ′り域などを有している。割込ベク
トル・テーブル域にはブレーク・ポイント割込処理ルー
チン先頭アドレスやダミー・ポイント割込処理ルーチン
先願アル−チンやブレークΦポイント割込処暑ルーチン
が格納され、また、命令を退避するための作業域が確保
されている。
飢７！ｉｉ！ｌはブレーク・ポイント割込処理の流れを
示すものである。
示すものである。
■ ブレーク・ポイント割込命令Ｂ１の実行により割込
みか発生する。
みか発生する。
■ 現命令アドレスが旧命令アドレスとしてスタック円
にセーブされる。
にセーブされる。
■ ベクトル・テーブルよりブレーク・ポイント割込処
理ルーチンの先頭アドレスを読出して命令カウンタにセ
ットする〇 ■ ブレーク・ポイント割込処理ルーチｙｖ実行する＠
このルーチンの実行により【中央処理装置の内部状態が
表示又は印字出力される。
理ルーチンの先頭アドレスを読出して命令カウンタにセ
ットする〇 ■ ブレーク・ポイント割込処理ルーチｙｖ実行する＠
このルーチンの実行により【中央処理装置の内部状態が
表示又は印字出力される。
■ 作業域に保存されている命令Ｐｉ ｖアドレスムに
セットする＠ ■ スタックに保存されていたアドレスＡ＋ｌＶ読出し
、これｖ−１して命令カウンタにセットする・ ■ 命令アドレスＡから７ａグツムを実行する。
セットする＠ ■ スタックに保存されていたアドレスＡ＋ｌＶ読出し
、これｖ−１して命令カウンタにセットする・ ■ 命令アドレスＡから７ａグツムを実行する。
−第８図はダミー・ポイントによるブレーク・ポイント
の設定処理フローを示すものである。ブレーク・ポイン
ト割込命令が実行されると、纂７因に示す■ないし０の
処理が行われる。■の処理に続いて下記０１ような処理
が行われる。
の設定処理フローを示すものである。ブレーク・ポイン
ト割込命令が実行されると、纂７因に示す■ないし０の
処理が行われる。■の処理に続いて下記０１ような処理
が行われる。
■ 命令Ｐ３ｖ作業域にセーブする。
ω ダξ−・ポイント割込命令ｔアドレスＡ＋ＩＫ−に
ットする◎ ［株］の処理が行われた後、ｊ４７図の■、■の処理が
行われ、■の次に下記の処理が行われる。
ットする◎ ［株］の処理が行われた後、ｊ４７図の■、■の処理が
行われ、■の次に下記の処理が行われる。
■ ダミー・ポイント割込命令Ｄｉの実行によっ１割込
が発生する。
が発生する。
■ 現在の命令アドレスケスタックにセーブする［相］
ベクノトル・テーブルから一ミー螢ポイント割込処理
ルーチン先頭アドレスン読出し、これを命令カウンタに
セット７６゜ ■ ダミー・ポイント割込処理ルーチン’ｔ’実行ｊる
０ ■ 命令Ｐ２ ｗアドレスＡ＋ＩＫセットすル。
ベクノトル・テーブルから一ミー螢ポイント割込処理
ルーチン先頭アドレスン読出し、これを命令カウンタに
セット７６゜ ■ ダミー・ポイント割込処理ルーチン’ｔ’実行ｊる
０ ■ 命令Ｐ２ ｗアドレスＡ＋ＩＫセットすル。
Ｏ命令Ｐｉ Ｖ作業域にセーブする。
Ｏブｖ−ｙ・ポイント割込命令Ｂｌｙアドレス人にセッ
トする〇 ＠ スタックに保存されていた命令アドレスな読出し、
これＹ−Ｉしたものン命令カーウンタにセットてる。
トする〇 ＠ スタックに保存されていた命令アドレスな読出し、
これＹ−Ｉしたものン命令カーウンタにセットてる。
［相］ アドレスＡｌｌから７ａ／ラムを再開する。
第９図は元命令実行直後の割込みによるブレーク・ポイ
ント設定処理の流れＶａｆＩ４するものであり、・第９
図は第２実施例を説明するものである〇■ないし０の処
理は！ｌＡ７図と同じである。■の次： Ｋブｖ−
り・ポイント割込処理ルーチンによって００処！！を行
う◎ 。 ■ 命令終了割込有効ビットｖオンとする。
ント設定処理の流れＶａｆＩ４するものであり、・第９
図は第２実施例を説明するものである〇■ないし０の処
理は！ｌＡ７図と同じである。■の次： Ｋブｖ−
り・ポイント割込処理ルーチンによって００処！！を行
う◎ 。 ■ 命令終了割込有効ビットｖオンとする。
上記の■の処理乃後で第７図の■の処理を行うと、下記
のＩ＆理が行われる◎ ■ 命令終了後割込が発生する・ ［有］ 現命令アドレスがスタックにセーブされる〇＠
ｌ命令終了後割込処理ルーチンの先頭アドレスを命令カ
ウンタにセットする。
のＩ＆理が行われる◎ ■ 命令終了後割込が発生する・ ［有］ 現命令アドレスがスタックにセーブされる〇＠
ｌ命令終了後割込処理ルーチンの先頭アドレスを命令カ
ウンタにセットする。
■ 命令終了後割込処理ルーチンン実行するにのルーチ
ンは、ダミー・ポイント割込処理ルーチンと略は同様な
機能をもっ・ ０ ＊９Ｐ１ｙｔセーブする〇 〇 アドレスＡＫブレーク・ポイント割込命令をセット
する・ ［相］ スタックに保存されている旧命令アドレスを命
令カウンタにセットする。
ンは、ダミー・ポイント割込処理ルーチンと略は同様な
機能をもっ・ ０ ＊９Ｐ１ｙｔセーブする〇 〇 アドレスＡＫブレーク・ポイント割込命令をセット
する・ ［相］ スタックに保存されている旧命令アドレスを命
令カウンタにセットする。
＠ アドレスＡ＋１からプログラムを再開する。
第１０図は他のブレーク自ポイントとの関係ン示すもの
である０いま、ブレーク・ポイント割込命令Ｂ１が実行
されると、ブレーク・ポイント割込処理ルーチンの興行
が開始され、このルーチンによってブレーク・ポイント
割込命令Ｂ２か本来の命令ｐｓ Ｋ、プレークーポイン
ト割込命令Ｂ３本米の命’＃ ＰＩ３ Ｋｓブレーク・
ポイント割込命令Ｂ蔓が本来の酋＋ＰｌＡ＆Ｃ置換され
、次いでレジスタ等の内容込命令Ｄｉ Ｋ置換される０ 以上の説明から明らかなように、本実ＷＩ４によれば、
繰返しルーチンを有する１０ダラム４Ｆ）〒パックる効
率に行い得ること、プログラム中に運用時には３賛なＮ
ＯＰ命令を挿入する必要かないこと、およびプログラム
中の任意の位置にブレーク・ポイント割込命令すること
か出来る等の効果が得られるＯ
である０いま、ブレーク・ポイント割込命令Ｂ１が実行
されると、ブレーク・ポイント割込処理ルーチンの興行
が開始され、このルーチンによってブレーク・ポイント
割込命令Ｂ２か本来の命令ｐｓ Ｋ、プレークーポイン
ト割込命令Ｂ３本米の命’＃ ＰＩ３ Ｋｓブレーク・
ポイント割込命令Ｂ蔓が本来の酋＋ＰｌＡ＆Ｃ置換され
、次いでレジスタ等の内容込命令Ｄｉ Ｋ置換される０ 以上の説明から明らかなように、本実ＷＩ４によれば、
繰返しルーチンを有する１０ダラム４Ｆ）〒パックる効
率に行い得ること、プログラム中に運用時には３賛なＮ
ＯＰ命令を挿入する必要かないこと、およびプログラム
中の任意の位置にブレーク・ポイント割込命令すること
か出来る等の効果が得られるＯ
ｉｌ１図および第２因は繰返しルーチンｔもつプログラ
ムの予バックの従来例な説明する図、第３図は本発明が
適用される計算機の１例のシステム構成な示ｊＷＪ、第
４図は本発明の第１実施例の概要を示す必、ＩＲ５図は
本発明の第２実施例の概要を示す図、稟６自は本発明に
おけるメモリ噂マツプの１ｆｌｌｖ示すｔｍ、ｍｔｍは
ブレーク・ポイント込みによるブレーク・ポイント設定
処理の流れｔ説ＦＪｉ４する図、第１０図は他のブレー
クｅポイントとの関係を説明する図である＠ １−・・メモｖ、２・・・中央処ｍ装會、３・・・デパ
フク・コンソール装置％４・・・入出力装置、５・・・
割込み発生回路。 特許出願人 ユーザンク電子工業株式会社代理人弁理士
京 谷 四 部 外１名ヤ１ 図 ヤ２図
ムの予バックの従来例な説明する図、第３図は本発明が
適用される計算機の１例のシステム構成な示ｊＷＪ、第
４図は本発明の第１実施例の概要を示す必、ＩＲ５図は
本発明の第２実施例の概要を示す図、稟６自は本発明に
おけるメモリ噂マツプの１ｆｌｌｖ示すｔｍ、ｍｔｍは
ブレーク・ポイント込みによるブレーク・ポイント設定
処理の流れｔ説ＦＪｉ４する図、第１０図は他のブレー
クｅポイントとの関係を説明する図である＠ １−・・メモｖ、２・・・中央処ｍ装會、３・・・デパ
フク・コンソール装置％４・・・入出力装置、５・・・
割込み発生回路。 特許出願人 ユーザンク電子工業株式会社代理人弁理士
京 谷 四 部 外１名ヤ１ 図 ヤ２図
Claims (1)
- ａ） ブレーク・ポイント割込命令ＢＹグａグラム中の
所望の命令Ｐｉと置き換え得ると共に、上記ル−チンの
実行によって処理！ｌｉ量の内部状態を表示又は印字す
ると共にそのあとで上記ブレーク・ポイント割込命令Ｂ
Ｙ上記命令Ｐｉ装置き換えるようになりた処理装ｆＩｌ
において、ダ２−・ポイント割込命令りの実行による割
込みが発生した時、上記命令Ｐ１ｔ−上記ブレーク・ポ
イント割込命令Ｂで置き換えるダ建−・ポイント割込Ｉ
＆理ルーチＷｔ−設けると共に、上記ブレーク・ポイン
ト割込処理ルーチンに所望の命令Ｐｊｖ上記上記−・ポ
イント割込命令りで置き換えるための命令列を付加した
ことｔ４Ｉ黴とするプログラム・デノ（ツク制御方式Ｏ
ｆ ブレーク・ポイント割込命令Ｂｔ’プクグラム中の
所望の命令Ｐ１と置き換え得ると共に上記ブレーク・ポ
イント割込命令Ｂが実行された時、割込を発生させてブ
レーク・ポイント割込処理ルーチンを実行し、このブレ
ーク・ポイント割込処理ルーチンの実行によりて処理装
置の内部状態な表示又込ン発生させると共に、命令終了
後割込の発生に対応して上記命令Ｐｌｖ上記ブレーク・
ポイント割込命令Ｂと量き換える命令終了後割込錫層ル
ーチンを設けたことを特徴とてるプログラム・ａｒＡツ
ク制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102979A JPS584461A (ja) | 1981-06-30 | 1981-06-30 | プログラム・デバツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102979A JPS584461A (ja) | 1981-06-30 | 1981-06-30 | プログラム・デバツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584461A true JPS584461A (ja) | 1983-01-11 |
| JPH0232651B2 JPH0232651B2 (ja) | 1990-07-23 |
Family
ID=14341846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102979A Granted JPS584461A (ja) | 1981-06-30 | 1981-06-30 | プログラム・デバツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140648A (ja) * | 1984-08-01 | 1986-02-26 | Matsushita Electric Ind Co Ltd | ブレ−クポイント設定装置 |
| JPS6159544A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | マイクロコンピユ−タ用保守プログラム結合方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633742A (en) * | 1979-08-25 | 1981-04-04 | Fujitsu Ltd | Arithmetic processor having debug processing function |
-
1981
- 1981-06-30 JP JP56102979A patent/JPS584461A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633742A (en) * | 1979-08-25 | 1981-04-04 | Fujitsu Ltd | Arithmetic processor having debug processing function |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140648A (ja) * | 1984-08-01 | 1986-02-26 | Matsushita Electric Ind Co Ltd | ブレ−クポイント設定装置 |
| JPS6159544A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | マイクロコンピユ−タ用保守プログラム結合方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232651B2 (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0533423B2 (ja) | ||
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS584461A (ja) | プログラム・デバツク制御方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
| JPS6349851A (ja) | シミユレ−シヨンシステム | |
| JP2878037B2 (ja) | プロセッサの停止方式 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JP2005284542A (ja) | プログラムデバッグ方法、デバッグプログラムおよびプログラムデバッグ装置 | |
| JPS62173539A (ja) | インサ−キット・エミュレ−タ | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPS61239345A (ja) | Ｉ／ｏシミユレ−タ | |
| JPS59202550A (ja) | デバツグ装置 | |
| JPS63126043A (ja) | 論理シミユレ−タ | |
| Kaplan | Some debugging strategies for assembler-based minicomputer operating systems | |
| JPH01159743A (ja) | ファームソフトシミュレータ | |
| JPH0367340A (ja) | シミュレータ | |
| JP2006139440A (ja) | エミュレータ装置およびその制御方法 | |
| JPS6277656A (ja) | プログラムデバッグ方式 | |
| JPH01145740A (ja) | マルチプロセス用エミユレータ | |
| JPH0239332A (ja) | ソフトウェアブレーク方式 | |
| JPS5968034A (ja) | マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH05204710A (ja) | イベントトレース装置 |