JPS5841023B2 - クロツク分配方式 - Google Patents
クロツク分配方式Info
- Publication number
- JPS5841023B2 JPS5841023B2 JP53127298A JP12729878A JPS5841023B2 JP S5841023 B2 JPS5841023 B2 JP S5841023B2 JP 53127298 A JP53127298 A JP 53127298A JP 12729878 A JP12729878 A JP 12729878A JP S5841023 B2 JPS5841023 B2 JP S5841023B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- selection circuit
- clock supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明はクロック分配系の管理を容易にしたディジタル
交換機における通話路系装置に対するクロック分配方式
に関するものである。
交換機における通話路系装置に対するクロック分配方式
に関するものである。
従来のクロック分配方式は第１図で示すように構成され
ている。
ている。
即ち、第１図において、ＤＣ８（Ｎ）は第１のクロック
供給源、ＤＣ８（Ｅ）は第２のクロック供給源、ＴＤＸ
はディジタル交換機、ＭＣＬＫ（Ｎ）は第１のマスクク
ロック回路、ＭＣＬＫ（Ｅ）は第２のマスタクロック回
路、５ＰＥ１および５ＰＥｎは通話路系装置、ＳＥＬは
選択回路でその■、■は第１および第２の入力部である
。
供給源、ＤＣ８（Ｅ）は第２のクロック供給源、ＴＤＸ
はディジタル交換機、ＭＣＬＫ（Ｎ）は第１のマスクク
ロック回路、ＭＣＬＫ（Ｅ）は第２のマスタクロック回
路、５ＰＥ１および５ＰＥｎは通話路系装置、ＳＥＬは
選択回路でその■、■は第１および第２の入力部である
。
この方式では、通常はクロック供給源ＤＣ８（Ｎ）が使
用され、その機能が停止するとクロック供給源ＤＣ８（
Ｅ）からクロックが供給される。
用され、その機能が停止するとクロック供給源ＤＣ８（
Ｅ）からクロックが供給される。
クロック供給源ＤＣ８（Ｎ）の障害が回復すると再びク
ロック供給源ＤＣ８（５））がクロックの供給を行なっ
ている。
ロック供給源ＤＣ８（５））がクロックの供給を行なっ
ている。
そして、ディジタル交換機ＴＤＸ側では供給された２系
統のクロックをマスタクロック回路ＭＣＬＫ（Ｎ）およ
びＭＣＬＫ（Ｅ）が受はクロックは２系統のまＳで通話
路系装置５ＰＥ１〜５ＰＥｎに分配され、選択回路ＳＥ
Ｌで２系統のクロックのうち一方を選択して通話路系装
置の各々は使用する。
統のクロックをマスタクロック回路ＭＣＬＫ（Ｎ）およ
びＭＣＬＫ（Ｅ）が受はクロックは２系統のまＳで通話
路系装置５ＰＥ１〜５ＰＥｎに分配され、選択回路ＳＥ
Ｌで２系統のクロックのうち一方を選択して通話路系装
置の各々は使用する。
なお、選択回路ＳＥＬの前位にクロック断検出回路（図
示省略したが、第１図の選択回路ＳＥＬの第１の入力部
■および第２の入力部■に対応する部位にある。
示省略したが、第１図の選択回路ＳＥＬの第１の入力部
■および第２の入力部■に対応する部位にある。
）があって絶えず入力クロックを監視しており、従って
、例えばＤＣ８（Ｎ）→ＭＣＬＫ（Ｎ）→ＳＥＬ■のク
ロック供給系統が使用されている場合、このクロック供
給系統のクロック断検出回路のどれか１つでもクロック
断を検出すると、クロック供給系統を反転してＤＣ８（
Ｅ）−＋ＭＣＬＫ（Ｅ）→ＳＥＬ■のクロック供給系統
でクロックが供給される。
、例えばＤＣ８（Ｎ）→ＭＣＬＫ（Ｎ）→ＳＥＬ■のク
ロック供給系統が使用されている場合、このクロック供
給系統のクロック断検出回路のどれか１つでもクロック
断を検出すると、クロック供給系統を反転してＤＣ８（
Ｅ）−＋ＭＣＬＫ（Ｅ）→ＳＥＬ■のクロック供給系統
でクロックが供給される。
こＳで、クロック供給源ＤＣ８（Ｎ）からのクロックと
クロック供給源Ｄ ＣＳ （Ｅ）からのクロックとは位
相が異なるので、ディジタル交換機ＴＤＸに同期はずれ
の状態が暫時生起する。
クロック供給源Ｄ ＣＳ （Ｅ）からのクロックとは位
相が異なるので、ディジタル交換機ＴＤＸに同期はずれ
の状態が暫時生起する。
このように従来方式では、クロック供給系の一部に障害
があってもクロック供給系統を反転する必要があるので
保守が繁雑となり、反転の際のディジタル交換機の暫時
の同期はずれ状態も好ましいものではなく、また、この
クロック供給系が大規模化した場合は信頼性上も好まし
くない。
があってもクロック供給系統を反転する必要があるので
保守が繁雑となり、反転の際のディジタル交換機の暫時
の同期はずれ状態も好ましいものではなく、また、この
クロック供給系が大規模化した場合は信頼性上も好まし
くない。
さらに、ディジタル交換機とクロック供給源ＤＣ８（Ｎ
） 、 ＤＣ８（Ｅ）とは管理区分、保守区分が本来具
なるためインタフェース上の分離については明確でなけ
ればならないが、前述のように通話路系装置５ＰＥ１〜
５ＰＥｎ側での障害でもクロック供給系統の切替をする
必要があって、この趣旨にそむくことになる。
） 、 ＤＣ８（Ｅ）とは管理区分、保守区分が本来具
なるためインタフェース上の分離については明確でなけ
ればならないが、前述のように通話路系装置５ＰＥ１〜
５ＰＥｎ側での障害でもクロック供給系統の切替をする
必要があって、この趣旨にそむくことになる。
本発明は、上述の諸欠点を除去したクロック分配方式を
提供することを目的とし、クロックの系切替回路を用い
てインタフェース上の分離を明確にした点に特徴があり
、クロック分配系の管理を合理化したものである。
提供することを目的とし、クロックの系切替回路を用い
てインタフェース上の分離を明確にした点に特徴があり
、クロック分配系の管理を合理化したものである。
第２図は本発明の１実施例であって、第１図で示した従
来方式とはクロック系切替回路ＳＷ１ 。
来方式とはクロック系切替回路ＳＷ１ 。
ＳＷ２を付加した点が異なる。
この構成により、正常時は、第１のクロック供給源Ｄ
ＣＳ （Ｎ）と第１のマスククロック回路ＭＣＬＫ（Ｎ
）が動作し、また第１のクロック系切替回路であるＳＷ
ｌと第２のクロック系切替回路であるＳＷ２とが入力情
報種別作成回路（図示省略）で生成された特定の入力情
報種別（例えば°゛１″のクロック）を端子ＲＴを経由
して受けることによって、通話路系装置５ＰＥ１〜５Ｐ
Ｅｎは各々の選択回路ＳＥＬの入力部■、■に以下のよ
うにしてクロックが供給される。
ＣＳ （Ｎ）と第１のマスククロック回路ＭＣＬＫ（Ｎ
）が動作し、また第１のクロック系切替回路であるＳＷ
ｌと第２のクロック系切替回路であるＳＷ２とが入力情
報種別作成回路（図示省略）で生成された特定の入力情
報種別（例えば°゛１″のクロック）を端子ＲＴを経由
して受けることによって、通話路系装置５ＰＥ１〜５Ｐ
Ｅｎは各々の選択回路ＳＥＬの入力部■、■に以下のよ
うにしてクロックが供給される。
そして、第１のクロック供給源ＤＣ８（Ｎ）と第１のマ
スタクロック回路ＭＣＬＫ（Ｎ）のいづれか一方で障害
が発生すると障害検出回路（図示省略）で検知し、これ
に基づ←特定の入力情報種別（例えば２″のクロック）
を端子ＲＴを経由して第１および第２のクロッ゛り系切
替回路ＳＷ１．ＳＷ２が受けることによって、通話路系
装置５ＰＥ１〜５ＰＥｎは各々の選択回路ＳＥＬの入力
部の、■に以下のようにしてクロックが供給される。
スタクロック回路ＭＣＬＫ（Ｎ）のいづれか一方で障害
が発生すると障害検出回路（図示省略）で検知し、これ
に基づ←特定の入力情報種別（例えば２″のクロック）
を端子ＲＴを経由して第１および第２のクロッ゛り系切
替回路ＳＷ１．ＳＷ２が受けることによって、通話路系
装置５ＰＥ１〜５ＰＥｎは各々の選択回路ＳＥＬの入力
部の、■に以下のようにしてクロックが供給される。
また、通話路系装置５ＰＥ１〜５ＰＥｎのうちで例えば
５ＰＥ１の選択回路ＳＥＬの第１の入力部のに関する障
害が発生し、この障害をこの選択回路ＳＥＬの前位にあ
るクロック断検出回路（図示省略）で検出した場合は、
その障害を検出した通話路系装置であるＳＰＥ、の選択
回路ＳＥＬを動作させて、その第２の入力部■で受けて
いるクロックを通話路系装置５ＰＥ１は使用するので、
従来方式のような位相条件の相違による悪影響が生じな
い。
５ＰＥ１の選択回路ＳＥＬの第１の入力部のに関する障
害が発生し、この障害をこの選択回路ＳＥＬの前位にあ
るクロック断検出回路（図示省略）で検出した場合は、
その障害を検出した通話路系装置であるＳＰＥ、の選択
回路ＳＥＬを動作させて、その第２の入力部■で受けて
いるクロックを通話路系装置５ＰＥ１は使用するので、
従来方式のような位相条件の相違による悪影響が生じな
い。
また、上述のように単一のクロック供給源であるＤＣ８
（Ｎ）またはＤＣ８（Ｅ）からのクロックが通話路系装
置５ＰＥ１〜５ＰＥｎの選択回路ＳＥＬの入力部の、■
に常時分配されているので、個々の通話路系装置では、
その入力部■、■に関する障害の発生しない時は自由に
入力部のまたは■よりクロックを選択して使用でき、し
かも自己の選択回路ＳＥＬのみを動作させればよく、他
への影響が及ばない利点がある。
（Ｎ）またはＤＣ８（Ｅ）からのクロックが通話路系装
置５ＰＥ１〜５ＰＥｎの選択回路ＳＥＬの入力部の、■
に常時分配されているので、個々の通話路系装置では、
その入力部■、■に関する障害の発生しない時は自由に
入力部のまたは■よりクロックを選択して使用でき、し
かも自己の選択回路ＳＥＬのみを動作させればよく、他
への影響が及ばない利点がある。
なお、クロック系切替回路ＳＷ１．ＳＷ２以後の障害に
はディジタル交換機ＴＤＸが対処する。
はディジタル交換機ＴＤＸが対処する。
以上説明したように、本発明によればマスククロック回
路ＭＣＬＫ（Ｎ）、ＭＣＬＫ（Ｅ）の後位にクロック系
切替回路ＳＷ１．ＳＷ２を配置したことによって、クロ
ック供給源ＤＣ３（Ｎ） 、 ＤＣ８（Ｅ）のクロック
分配系管理とディジタル交換機ＴＤＸ内のクロツり分配
系管理が分離し、インタフェースが明確になった。
路ＭＣＬＫ（Ｎ）、ＭＣＬＫ（Ｅ）の後位にクロック系
切替回路ＳＷ１．ＳＷ２を配置したことによって、クロ
ック供給源ＤＣ３（Ｎ） 、 ＤＣ８（Ｅ）のクロック
分配系管理とディジタル交換機ＴＤＸ内のクロツり分配
系管理が分離し、インタフェースが明確になった。
また、通話路系装置５ＰＥ１〜５ＰＥｎへのクロック分
配を単一のクロック供給源から常時２系統で行なうので
クロック分配系の管理を通話路系装置５ＰＥ１〜５ＰＥ
ｎ中０個々独立に行なうことができ、従ってクロック分
配の系管理が容易となり、さらに、通話路系装置５ＰＥ
１〜５ＰＥｎ中の個個独立にその選択回路ＳＥＬによっ
て自由に都合のよい方のクロックを選択できるので信頼
性上も好ましい結果が得られる。
配を単一のクロック供給源から常時２系統で行なうので
クロック分配系の管理を通話路系装置５ＰＥ１〜５ＰＥ
ｎ中０個々独立に行なうことができ、従ってクロック分
配の系管理が容易となり、さらに、通話路系装置５ＰＥ
１〜５ＰＥｎ中の個個独立にその選択回路ＳＥＬによっ
て自由に都合のよい方のクロックを選択できるので信頼
性上も好ましい結果が得られる。
第１図は従来のクロック分配方式を説明するためのブロ
ック図、第２図は本発明の１実施例に係るブロック図で
ある。 ＤＣ８（Ｎ） 、 ＤＣ８（Ｅ）・・・・・・クロック
供給源、ＭＣＬＫ（Ｎ）、ＭＣＬＫ（Ｅ）・・・・・・
マスタクロック回路、ＳＷｌ、ＳＷ２・・・・・・クロ
ック系切替回路、５ＰＥ１゜５ＰＥｎ・・・・・・通話
路系装置。
ック図、第２図は本発明の１実施例に係るブロック図で
ある。 ＤＣ８（Ｎ） 、 ＤＣ８（Ｅ）・・・・・・クロック
供給源、ＭＣＬＫ（Ｎ）、ＭＣＬＫ（Ｅ）・・・・・・
マスタクロック回路、ＳＷｌ、ＳＷ２・・・・・・クロ
ック系切替回路、５ＰＥ１゜５ＰＥｎ・・・・・・通話
路系装置。
Claims (1)
- １ 第１および第２のクロック供給源のクロックをディ
ジタル交換機の通話路系装置へ分配する方式において、
各クロック供給源から通話路系装置に至るディジタル交
換機内の経路にマスタクロック回路およびクロック系切
替回路を配置し、第１のクロック供給源は第１のマスタ
クロック回路を介して第１および第２のクロック系切替
回路の第１の入力部に接続し、・第２のクロック供給源
は第２のマスタクロック回路を介して第１および第２の
クロック系切替回路の第２の入力部に接続し、第１およ
び第２のクロック系切替回路の出力部は通話路系装置内
の選択回路の第１および第２の入力部にそれぞれ接続し
、前記クロック系切替回路の切替情報入力部の入力情報
種別により第１および第２のクロック供給源から供給さ
れるクロックの１方を前記選択回路の第１および第２の
入力部に与え、該選択回路の出力部から選択回路の第１
および第２の入力部に与えられたクロックの１方を選択
して出力することを特徴とするクロック分配方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53127298A JPS5841023B2 (ja) | 1978-10-18 | 1978-10-18 | クロツク分配方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53127298A JPS5841023B2 (ja) | 1978-10-18 | 1978-10-18 | クロツク分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5553956A JPS5553956A (en) | 1980-04-19 |
| JPS5841023B2 true JPS5841023B2 (ja) | 1983-09-09 |
Family
ID=14956495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53127298A Expired JPS5841023B2 (ja) | 1978-10-18 | 1978-10-18 | クロツク分配方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841023B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736581B2 (ja) * | 1986-01-22 | 1995-04-19 | 株式会社日立製作所 | 二重化クロツク信号発生装置 |
| JPS6373754A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | システムクロツク分配方式 |
| JPH086854A (ja) * | 1993-12-23 | 1996-01-12 | Unisys Corp | アウトボードファイルキャッシュ外部処理コンプレックス |
| AU2003243704A1 (en) | 2002-06-21 | 2004-01-06 | Thomson Licensing S.A. | Broadcast router configured for alternately receiving multiple or redundant reference inputs |
| JP7078272B2 (ja) * | 2019-07-12 | 2022-05-31 | Ｎｅｃプラットフォームズ株式会社 | 送信装置、受信装置、通信システム、送信方法および受信方法 |
-
1978
- 1978-10-18 JP JP53127298A patent/JPS5841023B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5553956A (en) | 1980-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6832347B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| JPS5841023B2 (ja) | クロツク分配方式 | |
| JP2988440B2 (ja) | 端局装置 | |
| US6813239B2 (en) | Dual transmission spread processing circuit system for CDMA communication apparatus | |
| US7350116B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP3409234B2 (ja) | アド・ドロップマルチプレクサ装置 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JP2689668B2 (ja) | 制御パスバックアップ方式 | |
| JP3199031B2 (ja) | 網同期装置および網同期通信システム | |
| JP2793233B2 (ja) | デジタル多重化装置の回路診断方法 | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| GB2340628A (en) | Processing and passing on peripheral unit activations in a network | |
| JPH0783330B2 (ja) | クロック切替方式 | |
| JPS60173992A (ja) | 従属同期網における従属先切替方式 | |
| JPS6135090A (ja) | 時間スイツチバス接続方式 | |
| JP2001237815A (ja) | 伝送装置 | |
| JPS6379499A (ja) | 時分割多重装置の遠隔制御方式 | |
| JPH04252630A (ja) | 伝送装置 | |
| JPS62160833A (ja) | 従属同期形伝送装置の障害検出回路 | |
| JPH0522328A (ja) | 同期系リングシステム | |
| JPS6169241A (ja) | 回線じよう乱対策付き通信制御回路 | |
| JPH04307826A (ja) | 多重装置の監視方式 | |
| JPH04360437A (ja) | 従属同期方式 |