JPH0736581B2 - 二重化クロツク信号発生装置 - Google Patents
二重化クロツク信号発生装置Info
- Publication number
- JPH0736581B2 JPH0736581B2 JP61010032A JP1003286A JPH0736581B2 JP H0736581 B2 JPH0736581 B2 JP H0736581B2 JP 61010032 A JP61010032 A JP 61010032A JP 1003286 A JP1003286 A JP 1003286A JP H0736581 B2 JPH0736581 B2 JP H0736581B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- circuit
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は分散制御形電子交換機等の周辺プロセッサに二
重化クロック信号を供給する二重化クロック信号発生装
置に関する。
重化クロック信号を供給する二重化クロック信号発生装
置に関する。
従来の二重化クロック供給方式は、例えば特開昭59−23
1668号公報に記載されているように、第１クロック信号
源を有する第１クロック発生回路と、第２クロック信号
源を有する第２クロック発生回路とを、クロック源選択
リードで出力クロック切替制御装置を介して接続し、ク
ロック信号の切替を行なうものである。
1668号公報に記載されているように、第１クロック信号
源を有する第１クロック発生回路と、第２クロック信号
源を有する第２クロック発生回路とを、クロック源選択
リードで出力クロック切替制御装置を介して接続し、ク
ロック信号の切替を行なうものである。
この従来方式は、クロック信号源切替時に、プロセッサ
への供給クロック信号にパルス欠けが生じてしまい、プ
ロセッサを精度良く経済的に制御できないという問題の
他、パルス欠けに対する対策を分散されたプロセッサ各
々でとらなければならないという問題、プロセッサ側で
二重化クロックの一方を選択することができないという
問題がある。
への供給クロック信号にパルス欠けが生じてしまい、プ
ロセッサを精度良く経済的に制御できないという問題の
他、パルス欠けに対する対策を分散されたプロセッサ各
々でとらなければならないという問題、プロセッサ側で
二重化クロックの一方を選択することができないという
問題がある。
本発明の目的は、プロセッサ側でクロック信号を選択で
き、系切替時にクロックパルスにパルス欠けが生じない
二重化クロック信号発生装置を提供することにある。
き、系切替時にクロックパルスにパルス欠けが生じない
二重化クロック信号発生装置を提供することにある。
上記目的を達成するため、本発明の二重化クロック信号
発生装置では、２つの信号源のうちいずれか一方を選択
し、該選択した信号源出力クロックで２つの位相同期発
振回路を動作させ、各位相同期発振回路の夫々の出力信
号を外部装置に二重化クロック信号として供給するよう
にする。
発生装置では、２つの信号源のうちいずれか一方を選択
し、該選択した信号源出力クロックで２つの位相同期発
振回路を動作させ、各位相同期発振回路の夫々の出力信
号を外部装置に二重化クロック信号として供給するよう
にする。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係る完全二重化クロック信
号発生装置のブロック構成図である。完全二重化クロッ
ク信号発生装置は、内部構成が同じ第１クロック信号発
生回路109と第２クロック信号発生回路110とから成り、
各クロック信号発生回路109,110の夫々の出力が周辺プ
ロセッサ117,118,…11nに供給され、各プロセッサ117〜
11nはいずれか一方のクロック信号発生回路109または11
0から供給されるクロックを選択して使用できるように
なっている。
号発生装置のブロック構成図である。完全二重化クロッ
ク信号発生装置は、内部構成が同じ第１クロック信号発
生回路109と第２クロック信号発生回路110とから成り、
各クロック信号発生回路109,110の夫々の出力が周辺プ
ロセッサ117,118,…11nに供給され、各プロセッサ117〜
11nはいずれか一方のクロック信号発生回路109または11
0から供給されるクロックを選択して使用できるように
なっている。
第１クロック信号発生回路109は、クロック信号源101
と、クロック切替回路103と、位相同期発振回路105と、
系選択指示回路107とから成り、第２クロック信号発生
回路110は、クロック信号源102と、クロック切替回路10
4と、位相同期発振回路106と、系選択指示回路108とか
ら成っている。クロック切替回路103,104には共に両信
号源101,102からの出力クロックが入力し、クロック切
替回路103,104は夫々系選択指示回路107,108の指示によ
り、いずれか一方の信号源101,102からのクロックを後
段の位相同期発振回路105,106に送出し、位相同期発振
回路105,106の出力信号が夫々第１及び第２クロック信
号発生回路109,110の出力として各プロセッサ117〜11n
に供給される。両系選択指示回路107,108は系選択情報
を相互に通知し、両クロック切替回路103,104が同じ信
号源101,102の出力を選択するようにしている。
と、クロック切替回路103と、位相同期発振回路105と、
系選択指示回路107とから成り、第２クロック信号発生
回路110は、クロック信号源102と、クロック切替回路10
4と、位相同期発振回路106と、系選択指示回路108とか
ら成っている。クロック切替回路103,104には共に両信
号源101,102からの出力クロックが入力し、クロック切
替回路103,104は夫々系選択指示回路107,108の指示によ
り、いずれか一方の信号源101,102からのクロックを後
段の位相同期発振回路105,106に送出し、位相同期発振
回路105,106の出力信号が夫々第１及び第２クロック信
号発生回路109,110の出力として各プロセッサ117〜11n
に供給される。両系選択指示回路107,108は系選択情報
を相互に通知し、両クロック切替回路103,104が同じ信
号源101,102の出力を選択するようにしている。
電源投入時の初期状態では、系選択指示回路107,108は
信号源101を選択するようにクロック切替回路103,104を
切り替え、クロック信号源101からの出力信号Ｉ（第２
図）を夫々位相同期発振回路105,106に入力する。同一
信号源クロック信号Ｉを入力とする位相同期発振回路10
5,106の夫々の入力ポイントA,Bでは、同一信号Ｉの波形
遅延操作であるから、容易にパルス立上りを同一位相と
することができる（第２図のＡ点クロック信号II,B点ク
ロック信号III）。
信号源101を選択するようにクロック切替回路103,104を
切り替え、クロック信号源101からの出力信号Ｉ（第２
図）を夫々位相同期発振回路105,106に入力する。同一
信号源クロック信号Ｉを入力とする位相同期発振回路10
5,106の夫々の入力ポイントA,Bでは、同一信号Ｉの波形
遅延操作であるから、容易にパルス立上りを同一位相と
することができる（第２図のＡ点クロック信号II,B点ク
ロック信号III）。
位相同期発振器105はＡ点クロック信号IIに位相同期し
てその出力クロックを分散されたプロセッサ117,…11n
に供給する。また、位相同期発振器106はＢ点クロック
信号IIIに位相同期してその出力クロックを分散された
プロセッサ117,…11nに供給する。すなわち第１クロッ
ク信号供給回路109の出力クロック信号と第２クロック
信号供給回路110の出力クロック信号は、見かけ上ビッ
ト同期し、その位相は同一となっている。分散されたプ
ロセッサ群はその二重化された入力クロック信号のどち
らかを自身で選択使用できることとなり、クロック供給
回路の一方が障害となっても、他方から同一のクロック
が供給される。その場合、分散されたプロセッサ群に供
給されるクロック信号は、第１クロック信号供給回路10
9の出力クロックと第２クロック信号供給回路110の出力
クロックが同一のクロック信号発振源をクロック信号供
給元としているため、経年周波数変動値も同一となる。
てその出力クロックを分散されたプロセッサ117,…11n
に供給する。また、位相同期発振器106はＢ点クロック
信号IIIに位相同期してその出力クロックを分散された
プロセッサ117,…11nに供給する。すなわち第１クロッ
ク信号供給回路109の出力クロック信号と第２クロック
信号供給回路110の出力クロック信号は、見かけ上ビッ
ト同期し、その位相は同一となっている。分散されたプ
ロセッサ群はその二重化された入力クロック信号のどち
らかを自身で選択使用できることとなり、クロック供給
回路の一方が障害となっても、他方から同一のクロック
が供給される。その場合、分散されたプロセッサ群に供
給されるクロック信号は、第１クロック信号供給回路10
9の出力クロックと第２クロック信号供給回路110の出力
クロックが同一のクロック信号発振源をクロック信号供
給元としているため、経年周波数変動値も同一となる。
信号源101に障害が発生し出力クロック断等の異常状態
になると、系選択指示回路107,108は該異常を検知して
切替信号をクロック切替回路103,104に出力する。この
結果、クロック切替回路103,104を通って位相同期発振
回路105,106に供給されるクロック信号は、信号源102の
出力クロックIVとなる。位相同期発振回路105,106のＡ
点,B点でのクロック信号は、信号源切替によって、前記
信号II,IIIから信号Ｖ（第２図）に変化する。しかし、
位相同期発振回路105と位相同期発振回路106は入力クロ
ックの位相と出力クロックの位相との差を徐々に吸収
し、最終的にクロック信号源102を供給元とする前記Ａ
点,B点クロック信号II,IIIに同期する。この結果、従来
のクロック信号源切替時にみられる様なパルス欠け等は
発生せず、プロセッサ動作にかかわる大きな変動が吸収
される。
になると、系選択指示回路107,108は該異常を検知して
切替信号をクロック切替回路103,104に出力する。この
結果、クロック切替回路103,104を通って位相同期発振
回路105,106に供給されるクロック信号は、信号源102の
出力クロックIVとなる。位相同期発振回路105,106のＡ
点,B点でのクロック信号は、信号源切替によって、前記
信号II,IIIから信号Ｖ（第２図）に変化する。しかし、
位相同期発振回路105と位相同期発振回路106は入力クロ
ックの位相と出力クロックの位相との差を徐々に吸収
し、最終的にクロック信号源102を供給元とする前記Ａ
点,B点クロック信号II,IIIに同期する。この結果、従来
のクロック信号源切替時にみられる様なパルス欠け等は
発生せず、プロセッサ動作にかかわる大きな変動が吸収
される。
この様にして、第１及び第２クロック信号発生回路109,
110から第２図に示すクロック信号VIが出力される。
110から第２図に示すクロック信号VIが出力される。
尚、本発明に係る二重化クロック信号発生装置は、分散
されたプロセッサ以外でも、供給クロック回路の二重化
を必要とする被クロック供給回路を持った制御装置（例
えば、電子交換機のネットワーク部の制御装置等）にも
適用可能である。
されたプロセッサ以外でも、供給クロック回路の二重化
を必要とする被クロック供給回路を持った制御装置（例
えば、電子交換機のネットワーク部の制御装置等）にも
適用可能である。
本発明によれば、供給クロック信号の完全二重化が図れ
ると同時に、分散されたプロセッサ各々は周波数変動に
よるプロセッサ間通信でのスリップ障害を心配すること
無しに、自由に二重化された供給クロック信号を選択で
き、供給クロック信号源の切替えによる供給クロック信
号の変動を吸収でき、信頼性の高い安定したクロック供
給が実現できる。
ると同時に、分散されたプロセッサ各々は周波数変動に
よるプロセッサ間通信でのスリップ障害を心配すること
無しに、自由に二重化された供給クロック信号を選択で
き、供給クロック信号源の切替えによる供給クロック信
号の変動を吸収でき、信頼性の高い安定したクロック供
給が実現できる。
第１図は本発明の一実施例に係る二重化クロック信号発
生装置のブロック構成図、第２図は第１図に示す装置の
動作を説明する信号タイムチャートである。 101,102……信号源 103,104……クロック切替回路 105,106……位相同期発振回路 107,108……系選択指示回路 109……第１クロック信号発生回路 110……第２クロック信号発生回路 117,118,11n……周辺プロセッサ。
生装置のブロック構成図、第２図は第１図に示す装置の
動作を説明する信号タイムチャートである。 101,102……信号源 103,104……クロック切替回路 105,106……位相同期発振回路 107,108……系選択指示回路 109……第１クロック信号発生回路 110……第２クロック信号発生回路 117,118,11n……周辺プロセッサ。
Claims (1)
- 【請求項１】複数個の装置のそれぞれに２系統のクロッ
クを提供する二重化クロック信号発生装置であって、ク
ロックを発生する２つの信号源と、前記２つの信号源の
出力クロックのいずれかを選択する２つの切替回路と、
前記切替回路を制御する２つの系選択指示回路とを備
え、前記２つの切替回路のそれぞれが、前記２つの信号
源の出力クロックから選択したクロックを前記複数個の
装置に提供する二重化クロック信号発生装置において、
前記系選択指示回路を前記２つの切替回路が同時に同一
信号源を選択指示する選択指示回路とし、前記２つの切
替回路のそれぞれの後段には位相同期発振回路を備えて
前記位相同期発振回路の出力を送信する構成により、位
相が同相かつ連続変化する２系統のクロックを前記複数
個の装置に提供してなる二重化クロック信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010032A JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010032A JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169560A JPS62169560A (ja) | 1987-07-25 |
| JPH0736581B2 true JPH0736581B2 (ja) | 1995-04-19 |
Family
ID=11739049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010032A Expired - Lifetime JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736581B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | ２重化クロック切替えの方法と装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5841023B2 (ja) * | 1978-10-18 | 1983-09-09 | 沖電気工業株式会社 | クロツク分配方式 |
-
1986
- 1986-01-22 JP JP61010032A patent/JPH0736581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169560A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10124167A (ja) | システムクロック切り換え装置 | |
| CA2125450C (en) | Method and apparatus for switching of duplexed clock system | |
| JPH0736581B2 (ja) | 二重化クロツク信号発生装置 | |
| KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| JP2978884B1 (ja) | クロック交絡分配装置 | |
| EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| KR100199113B1 (ko) | 시스템 클럭 공급회로 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| JP2604612B2 (ja) | クロック生成装置 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP2534722B2 (ja) | 外部同期方式 | |
| JPS59125192A (ja) | 分散制御型電子交換機におけるクロツク供給回路 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPH06232739A (ja) | クロック冗長化方式 | |
| JPH0347615B2 (ja) | ||
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| KR100257253B1 (ko) | 교환기의 망동기 장치 | |
| JPS63109518A (ja) | 二重化クロツク供給回路 | |
| JPH07177025A (ja) | 二重化位相同期方式 | |
| JPH0833072A (ja) | 冗長構成ディジタル回路の制御システム | |
| JPH0265540A (ja) | クロック再生回路 | |
| JPH06141027A (ja) | 同期信号供給装置 | |
| JPS6373411A (ja) | クロツク供給装置 |