JPS5833838A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS5833838A JPS5833838A JP13212581A JP13212581A JPS5833838A JP S5833838 A JPS5833838 A JP S5833838A JP 13212581 A JP13212581 A JP 13212581A JP 13212581 A JP13212581 A JP 13212581A JP S5833838 A JPS5833838 A JP S5833838A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- condition
- layer
- conductive
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 6
- 230000008020 evaporation Effects 0.000 abstract description 6
- 238000001704 evaporation Methods 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 229910052786 argon Inorganic materials 0.000 abstract description 3
- 238000010849 ion bombardment Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000004411 aluminium Substances 0.000 abstract 1
- 230000001788 irregular Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子の製造方法Ｋかかり、特に導電層
に対する微細パターニングの改良に関す半導体素子の製
造において導電層をパターニングして導電パターンに形
成する工程は、最近の顕著な微細化の傾向に伴なって困
＊な問題に直面している。就中、導電パターンの幅、間
隔が数ばクロンで近接し、または交差するようになると
、導電層に積層被着されたポジ型レジスト層にマスクを
密接させ露光を施すとき次にのべる不都合を生ずる。ま
ず、ポジ型レジスト層によるエツチングにつき第１図に
よって説明する。半導体基板（１）の上面に酸化シリコ
ン層（２）がパターン状に形成され、半導体基板、酸化
シリコン層上を被榎する導電層（３）が設けられ、これ
をバターニングするためポジレジスト層（４）を積層し
て被着している。この上面に無光マスク（５）を密接さ
せ露光を施す。図において、露光マスクに交斜線を施し
て示した部分は遮光部（５鳳）、無地で示した部分ヰ透
光部（５ｂ）でろり、この露光マスクによる露光で、上
記遮光部（５ａ）に接するポジレジスト層（４ａ）は変
化を生じないので現像により残留する。そして、導電層
（３）にエツチングを施す際のマスクとなるのて残留し
、露光マスクにおける遮光部（５ａ）に対応したパター
ンの導電パターン（３ａ）を形成し、透光Ｉｓ （ｓｂ
）に対接したポジレジスト層は現像によシ除去され、さ
らに導電層に対するエツチングに対しマスクされないの
で除去される。しかし、問題はポジレジスト層に対する
露光の際にマスクの遮光部（５ａ）に対接する部分のポ
ジレジスト層（４ａ）に側方から不所望の反射光が入射
することでるる。すなわち、この反射光は上記ポジレジ
スト層（４ａ）によって形成されようとする導電パター
ン（３ａ）の近傍に所在するたとえば酸化シリコン層の
凸部に被着された導電層の側面から反射されるもので、
反射光ではめるが導電層により形成され九鏡面の反射光
が集束されて相当強いものでるる。これによって残され
るべき導電パターン（３ａ）の側縁が欠け、パターン幅
に３ｉクロンを予定したものが例えばｌばクロンになり
配線の信頼性を損じ、また甚だしい場合に１断線に至る
こともめる。
に対する微細パターニングの改良に関す半導体素子の製
造において導電層をパターニングして導電パターンに形
成する工程は、最近の顕著な微細化の傾向に伴なって困
＊な問題に直面している。就中、導電パターンの幅、間
隔が数ばクロンで近接し、または交差するようになると
、導電層に積層被着されたポジ型レジスト層にマスクを
密接させ露光を施すとき次にのべる不都合を生ずる。ま
ず、ポジ型レジスト層によるエツチングにつき第１図に
よって説明する。半導体基板（１）の上面に酸化シリコ
ン層（２）がパターン状に形成され、半導体基板、酸化
シリコン層上を被榎する導電層（３）が設けられ、これ
をバターニングするためポジレジスト層（４）を積層し
て被着している。この上面に無光マスク（５）を密接さ
せ露光を施す。図において、露光マスクに交斜線を施し
て示した部分は遮光部（５鳳）、無地で示した部分ヰ透
光部（５ｂ）でろり、この露光マスクによる露光で、上
記遮光部（５ａ）に接するポジレジスト層（４ａ）は変
化を生じないので現像により残留する。そして、導電層
（３）にエツチングを施す際のマスクとなるのて残留し
、露光マスクにおける遮光部（５ａ）に対応したパター
ンの導電パターン（３ａ）を形成し、透光Ｉｓ （ｓｂ
）に対接したポジレジスト層は現像によシ除去され、さ
らに導電層に対するエツチングに対しマスクされないの
で除去される。しかし、問題はポジレジスト層に対する
露光の際にマスクの遮光部（５ａ）に対接する部分のポ
ジレジスト層（４ａ）に側方から不所望の反射光が入射
することでるる。すなわち、この反射光は上記ポジレジ
スト層（４ａ）によって形成されようとする導電パター
ン（３ａ）の近傍に所在するたとえば酸化シリコン層の
凸部に被着された導電層の側面から反射されるもので、
反射光ではめるが導電層により形成され九鏡面の反射光
が集束されて相当強いものでるる。これによって残され
るべき導電パターン（３ａ）の側縁が欠け、パターン幅
に３ｉクロンを予定したものが例えばｌばクロンになり
配線の信頼性を損じ、また甚だしい場合に１断線に至る
こともめる。
この発明は上記従来の欠点を改良するためになされたも
ので、導電層の表面を光の乱反射面に形成して導電パタ
ーンへの不所望の反射を防止するようにした改良方法を
提供する。
ので、導電層の表面を光の乱反射面に形成して導電パタ
ーンへの不所望の反射を防止するようにした改良方法を
提供する。
以下にこの発明を１実施例につき詳細に説明する。第２
図に示す装置は一般の気相成長蒸着方法によって導電層
を形成するためのもので、気密容器（６）内を減圧し真
空状態とし、この上部に半導体基板（７）を、その蒸着
を施す面を下向きに設置し、下部に蒸着源ＯＩの例えは
アルごニウムを設置し加熱を施すようになっている。図
中（８１に蒸着源の加熱′電源、（８勺は半導体基板の
加熱体でるる。また、（９）は不活性気体導入口で次に
施される１オンボンバード工程のプラズマ雰囲気を形成
する際にこれから例えはアルゴンを導入する。次に、前
記工程によって蒸着された導′ｗＬ層の表面に対し第３
図に示すように蒸発源と半導体基板との間にシャッタ０
υｔ−挿入り、アルゴンガスの減圧雰囲気にてイオンボ
ンバードを施し１プラズマエツチングする。
図に示す装置は一般の気相成長蒸着方法によって導電層
を形成するためのもので、気密容器（６）内を減圧し真
空状態とし、この上部に半導体基板（７）を、その蒸着
を施す面を下向きに設置し、下部に蒸着源ＯＩの例えは
アルごニウムを設置し加熱を施すようになっている。図
中（８１に蒸着源の加熱′電源、（８勺は半導体基板の
加熱体でるる。また、（９）は不活性気体導入口で次に
施される１オンボンバード工程のプラズマ雰囲気を形成
する際にこれから例えはアルゴンを導入する。次に、前
記工程によって蒸着された導′ｗＬ層の表面に対し第３
図に示すように蒸発源と半導体基板との間にシャッタ０
υｔ−挿入り、アルゴンガスの減圧雰囲気にてイオンボ
ンバードを施し１プラズマエツチングする。
このプラズマエツチングは導電層の表層が粗面になれは
よいので、その条件は予め実験的に求めておく。また、
図における（８”）はイオンボンバードの電源、０ｚは
排気口である。
よいので、その条件は予め実験的に求めておく。また、
図における（８”）はイオンボンバードの電源、０ｚは
排気口である。
次に第４図によって示される実施例の方法は、導電層形
成にプラズマ蒸着を適用している。つづいて＆層の粗面
化をプラズマエツチングによって施すがこれについては
前記実施例で第３図によって説明したところと変らない
ので省略する。
成にプラズマ蒸着を適用している。つづいて＆層の粗面
化をプラズマエツチングによって施すがこれについては
前記実施例で第３図によって説明したところと変らない
ので省略する。
この発明による導電層はこれに＆鳩して被着したポジレ
ジスト層に対する露光が従来の第１図に準じて示す第５
図に示すように、マスク（５）の遮光部（５ａ）に対応
する部分のレジスト層（４ａ）に対する遮光が良好に達
成はれる。すなわち、上記部分に近接した導電層の表面
が粗面であって、これに照射された光が乱反射となるの
で強度が低下し実害かない程度になり、工程における不
良率の低減、配線の信頼性の向上など顕ｌＦｌ利点がめ
る。
ジスト層に対する露光が従来の第１図に準じて示す第５
図に示すように、マスク（５）の遮光部（５ａ）に対応
する部分のレジスト層（４ａ）に対する遮光が良好に達
成はれる。すなわち、上記部分に近接した導電層の表面
が粗面であって、これに照射された光が乱反射となるの
で強度が低下し実害かない程度になり、工程における不
良率の低減、配線の信頼性の向上など顕ｌＦｌ利点がめ
る。
第１図は従来の方法における微細バターニングの露光を
説明するだめの半導体素子の断面図、第２図および第３
図は１実施例を説明するためのいずれも断面図、第４図
は別の１実施例を説明するための断面図、第５図は１実
施例の方法を説明するため第１図に準じて示す半導体素
子の断面図でるる。 １．７ 半導体基板 ２ 酸化シリコン層 ３．３′ 導電層（３′は表面にエツチング
が施された導電層） ４ ポジレジスト層 ５ Ｎ光マスク 代理人 弁理士 井 上 −男
説明するだめの半導体素子の断面図、第２図および第３
図は１実施例を説明するためのいずれも断面図、第４図
は別の１実施例を説明するための断面図、第５図は１実
施例の方法を説明するため第１図に準じて示す半導体素
子の断面図でるる。 １．７ 半導体基板 ２ 酸化シリコン層 ３．３′ 導電層（３′は表面にエツチング
が施された導電層） ４ ポジレジスト層 ５ Ｎ光マスク 代理人 弁理士 井 上 −男
Claims (1)
- 半導体素子の製造において、電気絶縁層に導電層を被着
したのち、この導電層の露光面を光の乱反射面に形成し
、さらにバターニングを施すためポジ型レジスト層を積
層して被着しマスク露光を施すことを特徴とする半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212581A JPS5833838A (ja) | 1981-08-25 | 1981-08-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212581A JPS5833838A (ja) | 1981-08-25 | 1981-08-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833838A true JPS5833838A (ja) | 1983-02-28 |
Family
ID=15073986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13212581A Pending JPS5833838A (ja) | 1981-08-25 | 1981-08-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833838A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209188A (ja) * | 1988-02-17 | 1989-08-22 | Arakawa Chem Ind Co Ltd | 感熱記録体用バインダー |
| JPH08293550A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | 半導体装置 |
-
1981
- 1981-08-25 JP JP13212581A patent/JPS5833838A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209188A (ja) * | 1988-02-17 | 1989-08-22 | Arakawa Chem Ind Co Ltd | 感熱記録体用バインダー |
| JPH08293550A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5833838A (ja) | 半導体素子の製造方法 | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
| US3695955A (en) | Method of manufacturing an electric device e.g. a semiconductor device | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| KR100227636B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| KR100267778B1 (ko) | 반도체소자의 패드 형성방법 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPS6056286B2 (ja) | 半導体装置における電極窓の形成方法 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPH0531301B2 (ja) | ||
| US20010023132A1 (en) | Method for controlling critical dimension of contact opening | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| KR940005620B1 (ko) | 중간층이 있는 다층레지스트의 하부레지스트 패턴 제거방법 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR100365421B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS621230A (ja) | パタ−ン形成方法 |