JPS5833639B2 - 記憶装置の診断方式 - Google Patents
記憶装置の診断方式Info
- Publication number
- JPS5833639B2 JPS5833639B2 JP53060765A JP6076578A JPS5833639B2 JP S5833639 B2 JPS5833639 B2 JP S5833639B2 JP 53060765 A JP53060765 A JP 53060765A JP 6076578 A JP6076578 A JP 6076578A JP S5833639 B2 JPS5833639 B2 JP S5833639B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- state
- matrix
- contents
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は、データ処理システムに於ける記憶装置の良否
を診断する方式に関するものであって、例えば蓄積プロ
グラム電子交換機の自律走査装置のスキャンメモリの診
断方式に関するものである。
を診断する方式に関するものであって、例えば蓄積プロ
グラム電子交換機の自律走査装置のスキャンメモリの診
断方式に関するものである。
蓄積プログラム式の電子交換機は、ネットワーク装置、
中央制御装置及び記憶装置等を具備している。
中央制御装置及び記憶装置等を具備している。
該記憶装置には、ネットワーク装置に接続された電話回
線等が現在どのような状態におかれているか々どを記憶
するために、パルスにより常時スキャン用マトリクス回
路をスキャンして、その時点での回線状態を記憶して訃
く。
線等が現在どのような状態におかれているか々どを記憶
するために、パルスにより常時スキャン用マトリクス回
路をスキャンして、その時点での回線状態を記憶して訃
く。
そして例えばフック・オフｉどが外部より入力されたと
き、中央制御装置が上記記憶装置に記憶された回路状態
を読み取り、直ちに対処できるように構成されている。
き、中央制御装置が上記記憶装置に記憶された回路状態
を読み取り、直ちに対処できるように構成されている。
しかるにこの様な交換機への入力状態を記憶する記憶装
置の診断は、少なくとも定期的に行う必要がある。
置の診断は、少なくとも定期的に行う必要がある。
此の種のメモリの診断は、通常、中央処理装置から指定
されたメモリアドレスに中央処理から指定されたパター
ンを書き込み後に読み出すという方法がとられていた。
されたメモリアドレスに中央処理から指定されたパター
ンを書き込み後に読み出すという方法がとられていた。
しかしこの方式は、中央処理装置から記憶装置へのデー
タ書き込みルートを必要と獣またすべてのアドレスに対
し、書き込み及び読み取りを行うために時間がかかり、
中央処理装置の能力が相対的に低くなるという欠点があ
る。
タ書き込みルートを必要と獣またすべてのアドレスに対
し、書き込み及び読み取りを行うために時間がかかり、
中央処理装置の能力が相対的に低くなるという欠点があ
る。
昔たこの方法では記憶装置とスキャン用マトリクス間の
データ線や、インタフェース回路の診断ができない。
データ線や、インタフェース回路の診断ができない。
そこで自律走査方式のスキャンメモリの診断では、スキ
ャンメモリに常時自律的に記憶されているスキャン用マ
トリクスの固定ハターン情報等を読み取り、あらかじめ
中央制御装置に記憶された基準固定パターンの内容と比
較してメモリの正常性の確認を行うことが提案された。
ャンメモリに常時自律的に記憶されているスキャン用マ
トリクスの固定ハターン情報等を読み取り、あらかじめ
中央制御装置に記憶された基準固定パターンの内容と比
較してメモリの正常性の確認を行うことが提案された。
ところが通常装置の診断を行う時は、呼処理に影響を及
さｉいように診断対象装置をオフライン状態にして行う
為、自律走査方式の記憶装置は負荷（スキャン用マトリ
クス）から切り離され、メモリの中の固定パターン等の
マトリクス情報は消滅してし１う。
さｉいように診断対象装置をオフライン状態にして行う
為、自律走査方式の記憶装置は負荷（スキャン用マトリ
クス）から切り離され、メモリの中の固定パターン等の
マトリクス情報は消滅してし１う。
本発明は、この問題を解決するために、システムの状態
に対応した状態が存在し、かつその一部に固定パターン
が存在しているスキャン用マトリクス、該スキャン用マ
トリクスの状態を自律的に走査して自己の記憶部に書き
込む記憶装置、該記憶部に書き込１れた内容を読み取る
中央制御装置を具備するデータ処理システムに釦いて、
記憶装置を現用系記憶装置と予備系記憶装置とで構成し
ておき、システムを運転状態に保って上記マトリクスの
状態を前記現用系記憶装置に自律的に書き込曾せた後に
書き込み停止指令により以後の書き込みを停止し、該現
用系記憶装置をオフライン化するとともに予備系記憶装
置を現用に醜上記中央制御装置が前記オフライン化され
た前記現用系記憶装置に記憶しである固定パターンを含
む記憶内容を読み出し、あらかじめ中央制御装置に記憶
されている基準固定パターンの内容と比較することを特
徴とするものである。
に対応した状態が存在し、かつその一部に固定パターン
が存在しているスキャン用マトリクス、該スキャン用マ
トリクスの状態を自律的に走査して自己の記憶部に書き
込む記憶装置、該記憶部に書き込１れた内容を読み取る
中央制御装置を具備するデータ処理システムに釦いて、
記憶装置を現用系記憶装置と予備系記憶装置とで構成し
ておき、システムを運転状態に保って上記マトリクスの
状態を前記現用系記憶装置に自律的に書き込曾せた後に
書き込み停止指令により以後の書き込みを停止し、該現
用系記憶装置をオフライン化するとともに予備系記憶装
置を現用に醜上記中央制御装置が前記オフライン化され
た前記現用系記憶装置に記憶しである固定パターンを含
む記憶内容を読み出し、あらかじめ中央制御装置に記憶
されている基準固定パターンの内容と比較することを特
徴とするものである。
以下本発明の実施例を図について説明する。
第１図は記憶装置の診断方式の一例を示し第２図はリー
ド・ライトサイクル、書き込み信号パルス及び記憶部に
記憶されるマトリクス回路の状態情報とカウンタの状態
とを示した説明図を示し、第３図は本発明の記憶装置の
診断方式の一実施例を示すものである。
ド・ライトサイクル、書き込み信号パルス及び記憶部に
記憶されるマトリクス回路の状態情報とカウンタの状態
とを示した説明図を示し、第３図は本発明の記憶装置の
診断方式の一実施例を示すものである。
図中、１は中央制御装置、２は記憶装置、２′は現用の
記憶装置、２“は予備の記憶装置、３゜３′及び３“・
・・はスキャン用マトリクス回路、４は例えばリングカ
ウンタの如きカウンタ、５はクロックパルス発振器、６
は記憶部、７はデコーダ、８は遅延回路、９はリード・
ライトアクセスセレクタ、１０−１乃至１０−ｍ及び１
１−１乃至１１−ｍはそれぞれアンド回路、１２−１乃
至１２−ｍはオア回路、Ｒｏ乃至Ｒ７はドライバー、Ｃ
ｏ乃至Ｃ７はレシーバ−１Ｗはライト周期指定信号回路
、Ｒはリード周期指定信号回路である。
記憶装置、２“は予備の記憶装置、３゜３′及び３“・
・・はスキャン用マトリクス回路、４は例えばリングカ
ウンタの如きカウンタ、５はクロックパルス発振器、６
は記憶部、７はデコーダ、８は遅延回路、９はリード・
ライトアクセスセレクタ、１０−１乃至１０−ｍ及び１
１−１乃至１１−ｍはそれぞれアンド回路、１２−１乃
至１２−ｍはオア回路、Ｒｏ乃至Ｒ７はドライバー、Ｃ
ｏ乃至Ｃ７はレシーバ−１Ｗはライト周期指定信号回路
、Ｒはリード周期指定信号回路である。
第１図にふ−いて、クロックパルス発振器５からの入力
パルスにより、カウンタ４はパルスを計数し、デコーダ
７により、該カウンタ４の内容が解読されその結果によ
りスキャン用マトリクス回路３の各ローｒｏｔｒｔ 乃
至ｒ７に接続されたドライバーＲ，，Ｒ，乃至Ｒ７が附
勢される。
パルスにより、カウンタ４はパルスを計数し、デコーダ
７により、該カウンタ４の内容が解読されその結果によ
りスキャン用マトリクス回路３の各ローｒｏｔｒｔ 乃
至ｒ７に接続されたドライバーＲ，，Ｒ，乃至Ｒ７が附
勢される。
上記カウンタ４の内容は同時に記憶部６にも印加される
。
。
即ち、カウンタ４が、例えば「００００」の状態にある
ときに該カウンタ４の内容は、デコーダ７により解読さ
れ、マトリクス回路３のローｒ□に接続されたドライバ
ーＲｏが附勢される。
ときに該カウンタ４の内容は、デコーダ７により解読さ
れ、マトリクス回路３のローｒ□に接続されたドライバ
ーＲｏが附勢される。
この結果レシーバ−ｃｏ、Ｃ７乃至Ｃ７からは、そのマ
トリクス回路に応じた状態の電気信号、つ１リロ−ｒ□
と各カラムｋ。
トリクス回路に応じた状態の電気信号、つ１リロ−ｒ□
と各カラムｋ。
乃至に７ との交叉点に存在する図示黒丸印で示してい
る機械接点又は電子接点の開閉状態に応じた電気信号が
同時に得られる。
る機械接点又は電子接点の開閉状態に応じた電気信号が
同時に得られる。
次にカウンタ４の内容が「００００」からｒｏｏｏｌＪ
の状態にｉつたとき発生したパルスは、デコーダ７によ
り、今度はドライバーＲ１が附勢されるので、スキャン
用マトリクス回路３のローｒ１ に関連した状態の電気
信号がレシーバ−ｃｏ 、Ｃ１乃至Ｃ７より同時に得ら
れる。
の状態にｉつたとき発生したパルスは、デコーダ７によ
り、今度はドライバーＲ１が附勢されるので、スキャン
用マトリクス回路３のローｒ１ に関連した状態の電気
信号がレシーバ−ｃｏ 、Ｃ１乃至Ｃ７より同時に得ら
れる。
記憶装置２は、第２図イで示す如く、ライトサイクルＷ
とリードサイクルＲが交互に存在しているので、い１第
２図口で示す如き、書き込み信号パルスを、遅延回路８
を経由して記憶部６に印加すれば、そのときレシーバ−
ｃｏ乃至Ｃ７より得られた、マ） ＩＪクス回路３の状
態を表示した信号が記憶部６における上記カウンタ４の
内容によって指示された番地に記憶されることになる。
とリードサイクルＲが交互に存在しているので、い１第
２図口で示す如き、書き込み信号パルスを、遅延回路８
を経由して記憶部６に印加すれば、そのときレシーバ−
ｃｏ乃至Ｃ７より得られた、マ） ＩＪクス回路３の状
態を表示した信号が記憶部６における上記カウンタ４の
内容によって指示された番地に記憶されることになる。
以上に説明した如く、カウンタ４がｒｏ ＯＯＯＪの状
態にあるときに該カラン゛り４の内容はデコーダ７及び
記憶部６に伝達される。
態にあるときに該カラン゛り４の内容はデコーダ７及び
記憶部６に伝達される。
そしてデコーダ７の内容によりドライバーＲｏを附勢し
、マトリクス回路３のローｒ□とカラムｋ。
、マトリクス回路３のローｒ□とカラムｋ。
乃至に７に関連した信号をレシーバ−Ｃ６乃至Ｃ７に生
じ記憶部６に該信号を伝達する。
じ記憶部６に該信号を伝達する。
一方記憶部６に伝達された該カウンタ４の内容は、それ
により記憶部６０番地を指定するので、このとき、書き
込み信号パルスが記憶部６に印加されてあれば、その時
にレシーバ−Ｃ８乃至Ｃ７より伝達されてきたマトリク
ス回路３のうちローｒＯについての回路情報を、第２図
ハに示す如く、記憶部６に記憶する。
により記憶部６０番地を指定するので、このとき、書き
込み信号パルスが記憶部６に印加されてあれば、その時
にレシーバ−Ｃ８乃至Ｃ７より伝達されてきたマトリク
ス回路３のうちローｒＯについての回路情報を、第２図
ハに示す如く、記憶部６に記憶する。
捷たクロックパルスによりカウンタ４が今度はｒｏｏｏ
ｌＪの状態に々す、このとき該カウンタ４の内容が、同
様にデコーダ７と記憶部６に伝達される。
ｌＪの状態に々す、このとき該カウンタ４の内容が、同
様にデコーダ７と記憶部６に伝達される。
そしてローｒ、に関連する回路情報がレシーバ−ｃｏ乃
至Ｃ７により記憶部６に伝達されるので、これらの情報
も、同様にして上記カウンタ４の内容が指示したアドレ
スｒｏ ００１Ｊに記憶される。
至Ｃ７により記憶部６に伝達されるので、これらの情報
も、同様にして上記カウンタ４の内容が指示したアドレ
スｒｏ ００１Ｊに記憶される。
このようにして、記憶装置２は、マトリクス回路３の情
報を自律的に走査し、記録することができる。
報を自律的に走査し、記録することができる。
勿論マトリクス回路３が複数個存在する場合には、マト
リクス回路３についての走査が終った後に、同様に、マ
トリクス回路３′ 、３“・・・・・・を順次走査する
ものである。
リクス回路３についての走査が終った後に、同様に、マ
トリクス回路３′ 、３“・・・・・・を順次走査する
ものである。
このような走査を最後のマトリクス回路について行った
後に、再び最初のマトリクス３に戻って同様々走査を繰
り返すことにより、記憶部６に書き込１れた情報は、そ
のときどきの回路状態に応じた情報に順次更新される。
後に、再び最初のマトリクス３に戻って同様々走査を繰
り返すことにより、記憶部６に書き込１れた情報は、そ
のときどきの回路状態に応じた情報に順次更新される。
また中央制御装置１から、記憶装置２に対し、特定の番
地に書き込すれた情報を読み出すことを求める読み出し
指令情報が与えられると、リードサイクルＲ期間中を利
用して記憶部６０当該番地の内容を読み出して中央制御
装置１に伝達することができる。
地に書き込すれた情報を読み出すことを求める読み出し
指令情報が与えられると、リードサイクルＲ期間中を利
用して記憶部６０当該番地の内容を読み出して中央制御
装置１に伝達することができる。
即ち、中央制御装置１より上記読み出し指令情報が与え
られると、リード・ライトセレクタ９のアンド回路１１
−１乃至１１−ｍには上記特定番地を指示する情報が伝
達される。
られると、リード・ライトセレクタ９のアンド回路１１
−１乃至１１−ｍには上記特定番地を指示する情報が伝
達される。
同時にカウンタ４からはリード周期指定信号が回路Ｒに
生じアンド回路１１−１乃至１１−ｍの他の入力端子に
伝達されるので、アンド回路１１−１乃至１１−ｍがオ
ンにｉす、中央制御装置１より指示された番地の内容が
記憶部６から読み出され、中央制御装置１に伝達される
ものである。
生じアンド回路１１−１乃至１１−ｍの他の入力端子に
伝達されるので、アンド回路１１−１乃至１１−ｍがオ
ンにｉす、中央制御装置１より指示された番地の内容が
記憶部６から読み出され、中央制御装置１に伝達される
ものである。
更に必要に応じて上記中央制御装置１から上記アドレス
情報が与えられたとき、当該時点の次のサイクルが、仮
にライトサイクルＷであったとしても当該サイクルを強
制的にリードサイクルにかえて直ちに読み出し処理を行
ｉうようにされる。
情報が与えられたとき、当該時点の次のサイクルが、仮
にライトサイクルＷであったとしても当該サイクルを強
制的にリードサイクルにかえて直ちに読み出し処理を行
ｉうようにされる。
本発明は上述の如き言醜装置に対する診断に関するもの
であるが、診断を行なう場合に次の問題が生ずる。
であるが、診断を行なう場合に次の問題が生ずる。
即ち診断を行ｉうために上記言訳装置２をシステムから
機械的に切離すと、記憶装置２の書込みデータ線即ち第
１図図示の線ＷＤの内容がすべて論理「１」となり、一
方記臆装置２は上述ノ如くクロック・パルス発振器５に
よって自律的に書込み動作を行なうために、記憶装置２
の記憶内容がすべて抹消されてし１う。
機械的に切離すと、記憶装置２の書込みデータ線即ち第
１図図示の線ＷＤの内容がすべて論理「１」となり、一
方記臆装置２は上述ノ如くクロック・パルス発振器５に
よって自律的に書込み動作を行なうために、記憶装置２
の記憶内容がすべて抹消されてし１う。
本発明は上記の問題点を解決している。
次にＷ醜装置が実際に正しく動作するか否かを診断する
本発明の診断方式の一実施例を第３図にもとづき、必要
に応じて他国を参照しつつ説明する。
本発明の診断方式の一実施例を第３図にもとづき、必要
に応じて他国を参照しつつ説明する。
第３図に示す如く、中央制御装置１とマトリクス回路３
との間には、現用の記憶装置２′ と予備のための記憶
装置２“の１対の記憶装置が設置されている。
との間には、現用の記憶装置２′ と予備のための記憶
装置２“の１対の記憶装置が設置されている。
したがって、例えば現用の記憶装置２′の状態を診断し
たい場合には、渣ずこれをオンラインに接続する。
たい場合には、渣ずこれをオンラインに接続する。
即ち、スキャン用マトリクス回路３と接続し上述した如
く、パルス発振器５よりクロックパルスをカウンタ４に
印加し、該カウンタ４の内容によってデコーダ７を介し
てマトリクス回路のドライバーＲｏ乃至Ｒ７を順次附勢
する。
く、パルス発振器５よりクロックパルスをカウンタ４に
印加し、該カウンタ４の内容によってデコーダ７を介し
てマトリクス回路のドライバーＲｏ乃至Ｒ７を順次附勢
する。
ライトサイクルのときに書き込み信号パルスを発生し、
カウンタ４の内容により指示されたマトリクス回路５の
ロー例えばｒ。
カウンタ４の内容により指示されたマトリクス回路５の
ロー例えばｒ。
とカラムｋ。乃至に７の回路状態に応じた情報が同時に
記憶装置２′に記憶される。
記憶装置２′に記憶される。
その情報は、例えば第２図ハに示す如く記憶部６に書き
込渣れる。
込渣れる。
第２図へに釦いて、一番上部の番地に書き込１れた情報
は、マトリクス回路３のローｒＯとカラムｋ。
は、マトリクス回路３のローｒＯとカラムｋ。
乃至に７ との間の交叉点に関する８個の情報であり
、次の番地の情報はマトリクス回路３０２番目のローｒ
１ とカラムｋ。
、次の番地の情報はマトリクス回路３０２番目のローｒ
１ とカラムｋ。
乃至に７ との間の同様な情報である。
このようにしてスキャン用マトリクス回路３のローの順
番にしたがって情報が順次書き込ｌれてゆく。
番にしたがって情報が順次書き込ｌれてゆく。
しかるにスキャン用マトリクス回路３の終りから２つの
ローにはチェックのためのＭＴロー（ｍａｉｎｔｅｎａ
ｎｃｅ ｒｏｗ ）が固定パターンとして組込１れであ
るので、スキャン用マトリクス回路３のｒ６〜ｋｏ・・
・・・・ｋ７及びｒ７〜ｋｏ・・・・・・ｋ７に関係し
た情報はあらかじめ決定されたパターンで記憶される。
ローにはチェックのためのＭＴロー（ｍａｉｎｔｅｎａ
ｎｃｅ ｒｏｗ ）が固定パターンとして組込１れであ
るので、スキャン用マトリクス回路３のｒ６〜ｋｏ・・
・・・・ｋ７及びｒ７〜ｋｏ・・・・・・ｋ７に関係し
た情報はあらかじめ決定されたパターンで記憶される。
上述した如く、スキャン用マトリクス回路は、通常複数
設けられている。
設けられている。
したがってスキャン用マトリクス回路３に対する走査が
終れば、次にスキャン用マトリクス回路３′が、同様に
走査され、このスキャン用マトリクス回路３′ も最後
の２行は固定パターンが設けられているので、そのｒ
ｊ〜ｋｏ′・・・ｋ７′〜及びｒ７′〜ｋｏ′・・・ｋ
７′に関係した情報も、これ捷たあらかじめ決定された
パターンで言訳されている。
終れば、次にスキャン用マトリクス回路３′が、同様に
走査され、このスキャン用マトリクス回路３′ も最後
の２行は固定パターンが設けられているので、そのｒ
ｊ〜ｋｏ′・・・ｋ７′〜及びｒ７′〜ｋｏ′・・・ｋ
７′に関係した情報も、これ捷たあらかじめ決定された
パターンで言訳されている。
このようにしてスキャン用マトリクス回路の状態が次々
と記憶装置に書込１れシステムの状態にあわせて更新さ
れてゆく。
と記憶装置に書込１れシステムの状態にあわせて更新さ
れてゆく。
この状態で診断に先立って記・障装置２′にち・ける書
き込み信号パルスの発信を停止し、代って記憶装置２“
に書き込み信号パルスを発生させる。
き込み信号パルスの発信を停止し、代って記憶装置２“
に書き込み信号パルスを発生させる。
これにより、今度は、それ１で予備の状態にあったＮｅ
１Ｍ装置２“にマトリクス回路３，３′・・・より伝達
された信号が記憶可能にｉリシステムは該記憶装置２“
によって運転を継続される。
１Ｍ装置２“にマトリクス回路３，３′・・・より伝達
された信号が記憶可能にｉリシステムは該記憶装置２“
によって運転を継続される。
同時に記憶装置２′には以後信号が伝達されても記憶さ
れｉいのでいわばオフライン状態になる。
れｉいのでいわばオフライン状態になる。
しかもそれ１で記憶していた情報に伺等の変化を与える
とと々〈オフライン化することができる。
とと々〈オフライン化することができる。
このオフライン化した状態で、中央制御装置１は記憶装
置２′に記憶されている各マトリクス回路の固定パター
ンに関する情報を、あらかじめ中央制御装置に記憶しで
ある該固定パターンに関する情報と叱較する。
置２′に記憶されている各マトリクス回路の固定パター
ンに関する情報を、あらかじめ中央制御装置に記憶しで
ある該固定パターンに関する情報と叱較する。
そして両者が一致すればアクセス回路や記憶素子等をふ
くめて記憶装置２′は正常であると判断できる。
くめて記憶装置２′は正常であると判断できる。
もしも異常があれば、異常部分の番地が容易に判るので
、異常場所の判断が早くできる。
、異常場所の判断が早くできる。
このようにして、記憶装置２′の診断を行うものである
。
。
以上記述した如く、本発明によれば、記憶装置の診断に
際し、該装置をオフラインにしても記憶内容を消去する
ととｉく検査することが可能とｉす、しかも実際に使用
した状態で情報を記憶させることができるので、静止状
態のテストでは発見てきｉかった誘導障害及び負荷との
インタフェース回路の障害等も発見することが可能とｉ
す、非常に有効な診断（走査システムとして広範囲な診
断）を行うことができる。
際し、該装置をオフラインにしても記憶内容を消去する
ととｉく検査することが可能とｉす、しかも実際に使用
した状態で情報を記憶させることができるので、静止状
態のテストでは発見てきｉかった誘導障害及び負荷との
インタフェース回路の障害等も発見することが可能とｉ
す、非常に有効な診断（走査システムとして広範囲な診
断）を行うことができる。
第１図は記憶装置の診断方式の一例、第２図はリード・
ライトサイクル、書き込み信号パルス及び記憶部に記憶
されるマトリクス回路の状態情報とカウンタの状態とを
示した説明図、第３図は本発明の記憶装置の診断方式の
一実施例を示す。 図中、１は中央制御装置、２は記憶装置、２′は現用の
記憶装置、２“は予備の記憶装置、３゜３′及び３“・
・・はマトリクス回路、４はカウンタ、５はクロックパ
ルス発振器、６は記憶部、７はデコーダ、８は遅延回路
、９はリード・ライトアドレスセレクタ、１０−１乃至
１０−ｍ及び１１−１乃至１１−ｍはそれぞれアンド回
路、１２−１乃至１２−ｍはオア回路、Ｗはライト周期
指定信号回路、Ｒはリード周期指定信号回路をそれぞれ
示す。
ライトサイクル、書き込み信号パルス及び記憶部に記憶
されるマトリクス回路の状態情報とカウンタの状態とを
示した説明図、第３図は本発明の記憶装置の診断方式の
一実施例を示す。 図中、１は中央制御装置、２は記憶装置、２′は現用の
記憶装置、２“は予備の記憶装置、３゜３′及び３“・
・・はマトリクス回路、４はカウンタ、５はクロックパ
ルス発振器、６は記憶部、７はデコーダ、８は遅延回路
、９はリード・ライトアドレスセレクタ、１０−１乃至
１０−ｍ及び１１−１乃至１１−ｍはそれぞれアンド回
路、１２−１乃至１２−ｍはオア回路、Ｗはライト周期
指定信号回路、Ｒはリード周期指定信号回路をそれぞれ
示す。
Claims (1)
- １ システムの状態に対応した状態が存在し、かつその
一部に固定パターンが存在しているスキャン用マトリッ
クス、該スキャン用マリリツクスの状態を自律的に走査
して自己の記憶部に書き込む記憶装置、該記憶部に書き
込曾れた内容を読み取る中央制御装置を具備するデータ
処理システムにおいス記憶装置を現用系記憶装置と予備
系記憶装置とで構成しておき、システムを運転状態に保
って上記マトリックスの状態を前記現用系記憶装置に自
律的に書き込筐せた後に書き込み停止指令により以後の
書き込みを停止し、該現用系記憶装置をオフライン化す
るとともに予備系記憶装置を現用にし、上記中央２１５
１９置が前記オフライン化された前記現用系記憶装置に
記憶しである固定パターンを含む記憶内容を読み出し、
あらかじめ中央制御装置に記憶されている基準固定パタ
ーンの内容と比較することを特徴とする記憶装置の診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53060765A JPS5833639B2 (ja) | 1978-05-22 | 1978-05-22 | 記憶装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53060765A JPS5833639B2 (ja) | 1978-05-22 | 1978-05-22 | 記憶装置の診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54152435A JPS54152435A (en) | 1979-11-30 |
| JPS5833639B2 true JPS5833639B2 (ja) | 1983-07-21 |
Family
ID=13151690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53060765A Expired JPS5833639B2 (ja) | 1978-05-22 | 1978-05-22 | 記憶装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833639B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187932A (ja) * | 1987-01-30 | 1988-08-03 | Meidensha Electric Mfg Co Ltd | 光ル−プ伝送方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50521A (ja) * | 1973-05-10 | 1975-01-07 |
-
1978
- 1978-05-22 JP JP53060765A patent/JPS5833639B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50521A (ja) * | 1973-05-10 | 1975-01-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54152435A (en) | 1979-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527264C (zh) | 修复存储器缺陷的方法和装置以及存储器控制器 | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPS5833639B2 (ja) | 記憶装置の診断方式 | |
| KR20010013920A (ko) | 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 | |
| JP3563362B2 (ja) | 集積メモリのメモリセルの機能をテストする方法および集積メモリ | |
| JPH03147161A (ja) | 携帯型半導体記憶装置 | |
| JPS6253851B2 (ja) | ||
| JPS628829B2 (ja) | ||
| JPH04106647A (ja) | メモリ診断方式 | |
| JPH05120060A (ja) | 障害データ採取方式 | |
| JPS5868354A (ja) | Ｐｃｍ信号接続スイツチの診断装置 | |
| JPH09311825A (ja) | Ｒｏｍ監視回路 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPS5938679B2 (ja) | Ｉｃ試験装置 | |
| JPS632925Y2 (ja) | ||
| JP2530410Y2 (ja) | 車両用故障診断装置 | |
| JPS6172346A (ja) | メモリ診断制御方式 | |
| JPH0444770B2 (ja) | ||
| JPH0523449B2 (ja) | ||
| JPS59123056A (ja) | 冗長機能自動切替システム | |
| JPH05324387A (ja) | 診断初期化方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS5870174A (ja) | 半導体ｉｃメモリのテスト方式 | |
| JPS62111330A (ja) | プログラム転送装置 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 |