JPS5831442A - 初期状態復帰方式 - Google Patents
初期状態復帰方式Info
- Publication number
- JPS5831442A JPS5831442A JP56130596A JP13059681A JPS5831442A JP S5831442 A JPS5831442 A JP S5831442A JP 56130596 A JP56130596 A JP 56130596A JP 13059681 A JP13059681 A JP 13059681A JP S5831442 A JPS5831442 A JP S5831442A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- communication control
- control processing
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は初期状態復帰方式に係り、特に回線終端装置が
特定インターフェース信号により切断指示を行い通信制
御処理装置を初期状態にする初期状態復帰方式の改良に
関する。
特定インターフェース信号により切断指示を行い通信制
御処理装置を初期状態にする初期状態復帰方式の改良に
関する。
通信回線を用いて情報の授受を行うシステふの中に第１
図に示すように網制御装置１と回線終端装置２と通信制
御処理装置８と処理装置４とからなるシステムが用いら
れ、回線終端装置２と通信制御処理装置８との間はイン
ターフェース信号線６にて接続され、このインターフェ
ース信号の特定信号を用いて通信制御処理装置８を初期
状態Ｋ ゛する方法がある。通信制御処理装置
８は切断指示を受信すると文字単位の送受信完了による
タイミングにて割込みを行い状態情報として変復調装置
チェック（阜うムチェック）となし回線に障害が発生し
たとして制御プログラムに通知する。制御プログラムは
回線障害として処理を実行し、その回線アドレスを初期
状態にするのである。以上の動作は通信制御処理装置８
が送受信動作中に切断指示を受信した場合であシ別に問
題はない。ところが通信制御処理装置がアイドル状態に
ある場合に切断指示を受信すると切断指示は検出されず
に劃込み待ち状態のまま、割込み待ちタイムアウトにな
って初めて制御プログツムが通信制御処理装置を初期状
態に戻すこととなる。この間時間にして、１例として、
２５秒程度要することと表シ回線情報の運用を遅らせる
欠点があった。
図に示すように網制御装置１と回線終端装置２と通信制
御処理装置８と処理装置４とからなるシステムが用いら
れ、回線終端装置２と通信制御処理装置８との間はイン
ターフェース信号線６にて接続され、このインターフェ
ース信号の特定信号を用いて通信制御処理装置８を初期
状態Ｋ ゛する方法がある。通信制御処理装置
８は切断指示を受信すると文字単位の送受信完了による
タイミングにて割込みを行い状態情報として変復調装置
チェック（阜うムチェック）となし回線に障害が発生し
たとして制御プログラムに通知する。制御プログラムは
回線障害として処理を実行し、その回線アドレスを初期
状態にするのである。以上の動作は通信制御処理装置８
が送受信動作中に切断指示を受信した場合であシ別に問
題はない。ところが通信制御処理装置がアイドル状態に
ある場合に切断指示を受信すると切断指示は検出されず
に劃込み待ち状態のまま、割込み待ちタイムアウトにな
って初めて制御プログツムが通信制御処理装置を初期状
態に戻すこととなる。この間時間にして、１例として、
２５秒程度要することと表シ回線情報の運用を遅らせる
欠点があった。
本発明は以上の欠点に鑑みなされたものにして、本発明
は通信制御処理装置がいかなる状態にあっても切断指示
を受信すると、短時間に初期状態に戻る運用速度の大な
る初期状態復帰方式を提供することを目的とするもので
ある。本発明を略説すれば、本発明は通信制御処理装置
に特定信号の切断されたことを監視する機能を備え、こ
の機能により切断指示を検出し、直ちに通信制御処理装
置を初期状態にするようにしたことを特徴とするもので
ある。
は通信制御処理装置がいかなる状態にあっても切断指示
を受信すると、短時間に初期状態に戻る運用速度の大な
る初期状態復帰方式を提供することを目的とするもので
ある。本発明を略説すれば、本発明は通信制御処理装置
に特定信号の切断されたことを監視する機能を備え、こ
の機能により切断指示を検出し、直ちに通信制御処理装
置を初期状態にするようにしたことを特徴とするもので
ある。
以下図を用いて本発明を実施するのに好ましい具体例に
ついて詳細に説明する。第２図は本発明の初期状態復帰
力一式を示す要部ブロック図であ夛、６はレジスタ、７
はローカル・メモリ、８はレジスタ、９と１０並びに１
８ないし１６はアンド回路、１１と１８はインバータ回
路、１フないし１９１は選択回路、２０ないし２８はナ
ンド回路である０通信制御処理装置の回線走査機構に存
在する回線対応のローカμ・メモリ７上に切断指示用の
ビットがもうけられる。切断指示に使用する特定 。
ついて詳細に説明する。第２図は本発明の初期状態復帰
力一式を示す要部ブロック図であ夛、６はレジスタ、７
はローカル・メモリ、８はレジスタ、９と１０並びに１
８ないし１６はアンド回路、１１と１８はインバータ回
路、１フないし１９１は選択回路、２０ないし２８はナ
ンド回路である０通信制御処理装置の回線走査機構に存
在する回線対応のローカμ・メモリ７上に切断指示用の
ビットがもうけられる。切断指示に使用する特定 。
信号を例えば着呼信号（以後ＣＩと記す）とデータセッ
ト・レディ信号（以後ＤＲと起す）とすればＣＩとＤＲ
倍信号受信状態を読みこむ図のローカル・メモリ７の４
６及び４７ビツトが、それである。更に４８ビツト目に
ＣＩとＤＲ倍信号切断状態であるかどうか監視するオフ
監視モードを設ける。更に制御プログラムがこのオフ監
視壁−ドをセット或はリセット出来るように出力命令の
アドレス指定を行う信号を出力信号＃４８とし、該出力
命令のデータのビット定義を０バイトの０ビツト（Ｂｉ
ＴＯ，Ｏ）をセット機能、ＢｉＴα８をオフ監視セード
、ＢｉＴα１リセット機能、とする、出力信号＃４８と
ＢｉＴＯ，Ｏと′Ｂ１Ｔα８をアンド回路９に入力し選
択回路１７を介しオフ監視モードをローカｐ・メモリ７
０４８ビツトにセラＦする。又一方リセットするには出
力信号＃４８とＢｉＴα１とＢｉＴｏ、８をアンド回路
１０を経て選択回路１９に入力する。選択回路１９の低
入力にローカル・メモリにデータを格納する不許可信号
（ディスエープμ信号）も入力されており選択回路１９
は制御プログラム上の前記したリセット状態或は回線走
査機構が入力信号不許可（デイスエープ／Ｌ／）状態に
あるこ°とによっても選択回路１７を介しローカル・メ
モリ７のオフ監視モードをリセットできる。
ト・レディ信号（以後ＤＲと起す）とすればＣＩとＤＲ
倍信号受信状態を読みこむ図のローカル・メモリ７の４
６及び４７ビツトが、それである。更に４８ビツト目に
ＣＩとＤＲ倍信号切断状態であるかどうか監視するオフ
監視モードを設ける。更に制御プログラムがこのオフ監
視壁−ドをセット或はリセット出来るように出力命令の
アドレス指定を行う信号を出力信号＃４８とし、該出力
命令のデータのビット定義を０バイトの０ビツト（Ｂｉ
ＴＯ，Ｏ）をセット機能、ＢｉＴα８をオフ監視セード
、ＢｉＴα１リセット機能、とする、出力信号＃４８と
ＢｉＴＯ，Ｏと′Ｂ１Ｔα８をアンド回路９に入力し選
択回路１７を介しオフ監視モードをローカｐ・メモリ７
０４８ビツトにセラＦする。又一方リセットするには出
力信号＃４８とＢｉＴα１とＢｉＴｏ、８をアンド回路
１０を経て選択回路１９に入力する。選択回路１９の低
入力にローカル・メモリにデータを格納する不許可信号
（ディスエープμ信号）も入力されており選択回路１９
は制御プログラム上の前記したリセット状態或は回線走
査機構が入力信号不許可（デイスエープ／Ｌ／）状態に
あるこ°とによっても選択回路１７を介しローカル・メ
モリ７のオフ監視モードをリセットできる。
特定信号のＣＩ或はｂＲ倍信号オフ状態になると直ち一
通信制御処理装置を初期状態に復帰させたい場合は制御
プログラムにてセット条件を作成しオフ監視モードをセ
ットしておく。回線終端装置と通信制御処理装置間のイ
ンターフェース信号をレジスタ６に格納する。勿論この
信号中に特定信号のＣＩ、ＤＢ倍信号び端末レディ信号
ＥＲも含まれている。これら信号はローカル・メモリ７
に入力され４６．４７ビツトにそれぞれＣＩ、ＤＲ倍信
号入力される一方しジヌタ４８はローカμ・メモリ７と
対応して同一信号を格納するのである。
通信制御処理装置を初期状態に復帰させたい場合は制御
プログラムにてセット条件を作成しオフ監視モードをセ
ットしておく。回線終端装置と通信制御処理装置間のイ
ンターフェース信号をレジスタ６に格納する。勿論この
信号中に特定信号のＣＩ、ＤＢ倍信号び端末レディ信号
ＥＲも含まれている。これら信号はローカル・メモリ７
に入力され４６．４７ビツトにそれぞれＣＩ、ＤＲ倍信
号入力される一方しジヌタ４８はローカμ・メモリ７と
対応して同一信号を格納するのである。
このレジスタ８の動作については後述する。レジ、 ス
タ６のＣＩ、ＤＲ倍信号それぞれＡ回路に入力されＡ回
路を経由してナンド回路２０の入力とな！１１、ＥＲ倍
信号びローカμ・メモリ７の４８ピツｔの！ｉ：［モー
ドもナンド回路２０の入力となる。
タ６のＣＩ、ＤＲ倍信号それぞれＡ回路に入力されＡ回
路を経由してナンド回路２０の入力とな！１１、ＥＲ倍
信号びローカμ・メモリ７の４８ピツｔの！ｉ：［モー
ドもナンド回路２０の入力となる。
ナンド回路２０の出力がＣＩ或はＤＲ倍信号切断された
事を示す検出信号となる。Ａ回路はＣＩ或いはＤＲ倍信
号切断条件を規定する回路であシ、例えばＣ工信号を特
定信号と決めたとして説明する。ＣＩ倍信号入力される
とローカμ・メモリ７の４６ビツ）がセーットされると
ともにアンド回路１８の一方入力もセットされる。この
ＣＩ倍信号切断されるとナンド回路１１はＣＩ倍信号立
下がシで１通′となりアンド回路１８を１通′としアン
ド回路１５に入力する。一方ＣＩ信号が通信制御処理装
置に入力された時点にてはＤＲ倍信号末だ″″０′ｂ 出力してアンド回路１５に該１１＃を入力する結果とし
てアンド回路１６は導通状態となる。以上の結果をまと
めると、特定信号ＣＩが切断されるとその立下がシによ
り選択回路１８がＣＩ信号切断を検知する。一方向様に
特定信号をＤＲ倍信号すればＤＲ倍信号切断されたこと
を選択回路１８が検知する。何れにしても選択回路１゛
８はＣＩ。
事を示す検出信号となる。Ａ回路はＣＩ或いはＤＲ倍信
号切断条件を規定する回路であシ、例えばＣ工信号を特
定信号と決めたとして説明する。ＣＩ倍信号入力される
とローカμ・メモリ７の４６ビツ）がセーットされると
ともにアンド回路１８の一方入力もセットされる。この
ＣＩ倍信号切断されるとナンド回路１１はＣＩ倍信号立
下がシで１通′となりアンド回路１８を１通′としアン
ド回路１５に入力する。一方ＣＩ信号が通信制御処理装
置に入力された時点にてはＤＲ倍信号末だ″″０′ｂ 出力してアンド回路１５に該１１＃を入力する結果とし
てアンド回路１６は導通状態となる。以上の結果をまと
めると、特定信号ＣＩが切断されるとその立下がシによ
り選択回路１８がＣＩ信号切断を検知する。一方向様に
特定信号をＤＲ倍信号すればＤＲ倍信号切断されたこと
を選択回路１８が検知する。何れにしても選択回路１゛
８はＣＩ。
ＤＲ倍信号切断による立才りをナンド回路２ｏに入力す
るのである。ナンド回路２０は選択回路１６芦の出力が
オンでありオフ監視モード状頗にあシ、しかもＥＲ僅号
即ち端末レディ信号がある時１′となり前記した検出信
号を出力する。この検出信号は割込制御回路と状態情報
（ステータス）作成、回路へ入力される。ステータス作
成回路はモデム・チェックとしてこの信号を取扱う。前
記した制御プログラムの出力信号＃４ｉに対応する制御
プログラムに入力するための入力命令のアドレス指示信
号の入力信号＃４８でキャリア検出（ＣＤ）信号とロー
カル・メモリ７の４６．４７．４９のビット情報を制御
プ四グラムに通知する。入力信号＃４９によってＣＩ及
びＤＲ倍信号を読込んで制御プログラム゛はＣＩ或はＤ
Ｈ倍信号切断状態であった場合には回線終端装置から切
断指示があったと判断し回線アドレスをリセットし初期
状態に戻す。
るのである。ナンド回路２０は選択回路１６芦の出力が
オンでありオフ監視モード状頗にあシ、しかもＥＲ僅号
即ち端末レディ信号がある時１′となり前記した検出信
号を出力する。この検出信号は割込制御回路と状態情報
（ステータス）作成、回路へ入力される。ステータス作
成回路はモデム・チェックとしてこの信号を取扱う。前
記した制御プログラムの出力信号＃４ｉに対応する制御
プログラムに入力するための入力命令のアドレス指示信
号の入力信号＃４８でキャリア検出（ＣＤ）信号とロー
カル・メモリ７の４６．４７．４９のビット情報を制御
プ四グラムに通知する。入力信号＃４９によってＣＩ及
びＤＲ倍信号を読込んで制御プログラム゛はＣＩ或はＤ
Ｈ倍信号切断状態であった場合には回線終端装置から切
断指示があったと判断し回線アドレスをリセットし初期
状態に戻す。
若しＣＤ信号が無ければ本来のモデムチェック信号であ
ると判断するのである。前記した入力信号＃４９もＢｉ
ＴＬ５，１．６．Ｌ７はそれぞれＣＩ。
ると判断するのである。前記した入力信号＃４９もＢｉ
ＴＬ５，１．６．Ｌ７はそれぞれＣＩ。
ＤＲ，オフ監視モードのビットと定義しておシ、ナンド
回路２１ないし２８はレジスタ８の４６゜４７．４８ピ
ツ）Ｋ格納されたＣＩ、ＤＲ，監視モード信号それぞれ
と入力信号４９を比較監視し、その結果を命令制御部に
指示する役目をもっている。
回路２１ないし２８はレジスタ８の４６゜４７．４８ピ
ツ）Ｋ格納されたＣＩ、ＤＲ，監視モード信号それぞれ
と入力信号４９を比較監視し、その結果を命令制御部に
指示する役目をもっている。
′ 第８図は回線走査機構による通信制御処理装置の割
込み状態を示すタイミング図であシ、−（６）図はそれ
ぞれＣＩ倍信号ＤＲ倍信号よる切断指示を示すものであ
る。通信制御処理装置の動作モードは最初アイドル状態
にありＣＩ倍信号入力されることを予測し通信制御処理
装置はＣＩ信号オン監視状態になっている。そこにＣＩ
倍信号入力されると、これを受付けると共に割込みを発
生し、アイドル状態にする。通信制御処理装置はＥＲオ
ン指示状態にしＥＲ倍信号１オン′出力とともに割込み
、を発生しアイドル状態を保つ。次にＤＲ信号１オン′
を予測しＤＲオン監視状態にし、ＤＲオン検７出以前に
ＣＩ倍信号切断指示検出によりデイスエープ！指示状態
となシ所要時間後にアイドル状態となるタイミングにて
ＥＲ倍信号切断され割込みが発生する。第３図（６）は
（ａ）と同一動作を行っておりその説明は省略する。
込み状態を示すタイミング図であシ、−（６）図はそれ
ぞれＣＩ倍信号ＤＲ倍信号よる切断指示を示すものであ
る。通信制御処理装置の動作モードは最初アイドル状態
にありＣＩ倍信号入力されることを予測し通信制御処理
装置はＣＩ信号オン監視状態になっている。そこにＣＩ
倍信号入力されると、これを受付けると共に割込みを発
生し、アイドル状態にする。通信制御処理装置はＥＲオ
ン指示状態にしＥＲ倍信号１オン′出力とともに割込み
、を発生しアイドル状態を保つ。次にＤＲ信号１オン′
を予測しＤＲオン監視状態にし、ＤＲオン検７出以前に
ＣＩ倍信号切断指示検出によりデイスエープ！指示状態
となシ所要時間後にアイドル状態となるタイミングにて
ＥＲ倍信号切断され割込みが発生する。第３図（６）は
（ａ）と同一動作を行っておりその説明は省略する。
以上説明よシ明らかなように、本発明は通信制御処理装
置が例えばアイドル状態にあるようないかなる状態にあ
っても、切断指示を受信すると短時間に初期状態に戻し
運用速度の早い初期状態復帰方式となシ、本発明を回線
情報システムに適用゛すれば処理速度向上上きわめて有
利なものとなる。
置が例えばアイドル状態にあるようないかなる状態にあ
っても、切断指示を受信すると短時間に初期状態に戻し
運用速度の早い初期状態復帰方式となシ、本発明を回線
情報システムに適用゛すれば処理速度向上上きわめて有
利なものとなる。
第１図は通信制御処理装置のシステム配置を示すブロッ
ク図、第２図は本発明の初期状態復帰方式を示す要部ブ
ロック図、第３図は本発明の通信制御処理装置の特定信
号切断による割込み状態を示すタイミング図である。 図において、２は回線終端装置、３は通信制御処理装置
、５はインターフェース信号線、７はローカル・メモリ
を示す。
ク図、第２図は本発明の初期状態復帰方式を示す要部ブ
ロック図、第３図は本発明の通信制御処理装置の特定信
号切断による割込み状態を示すタイミング図である。 図において、２は回線終端装置、３は通信制御処理装置
、５はインターフェース信号線、７はローカル・メモリ
を示す。
Claims (1)
- 回線終端装置と通信制御処理装置とをインターフェース
信号線にて接続し、該回線終端装置がインターフェース
信号の特定信号によ多切断指示を行い前記通信制御処理
装置を初期状態にする初期状態復帰方式において、該通
信制御処理装置に前記特定信号の切断されたことを監視
する機能を備え、該機能によシ前記切断指示を検出し、
直ちに前記通信制御処理装置を初期状態にするようにし
たことを特徴とする初期状態復帰方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130596A JPS5831442A (ja) | 1981-08-19 | 1981-08-19 | 初期状態復帰方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130596A JPS5831442A (ja) | 1981-08-19 | 1981-08-19 | 初期状態復帰方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831442A true JPS5831442A (ja) | 1983-02-24 |
Family
ID=15037984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130596A Pending JPS5831442A (ja) | 1981-08-19 | 1981-08-19 | 初期状態復帰方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831442A (ja) |
-
1981
- 1981-08-19 JP JP56130596A patent/JPS5831442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285038A (en) | Information transfer control system | |
| US4455601A (en) | Cross checking among service processors in a multiprocessor system | |
| US5600808A (en) | Processing method by which continuous operation of communication control program is obtained | |
| JPH0213158A (ja) | メツセージ伝送方法 | |
| JPS5831442A (ja) | 初期状態復帰方式 | |
| JP2679775B2 (ja) | Ｃｐｕ間通信方法 | |
| US5412761A (en) | Architecture and method for supporting enable/disable of printer panel switching by a host computer | |
| US7137029B2 (en) | Information processor | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2663713B2 (ja) | バス接続装置 | |
| JPS5936456A (ja) | 通信制御装置 | |
| JPH056816B2 (ja) | ||
| JPH0678095A (ja) | ファクシミリ制御装置 | |
| JPH08241180A (ja) | Ｌａｎ用プリンタ接続装置 | |
| JPS6325735B2 (ja) | ||
| JPH0452983B2 (ja) | ||
| JPS60126949A (ja) | 通信制御装置 | |
| JPH11259378A (ja) | 情報処理システム | |
| JPS62242248A (ja) | 端末制御装置のエラ−ロギング方式 | |
| JPH05113838A (ja) | 接続装置 | |
| JPH0433067B2 (ja) | ||
| JPS61213960A (ja) | Ｃｐｕ間データ伝送装置 | |
| JPS63132360A (ja) | 入出力処理方式 | |
| JPH08286938A (ja) | 計算機システム |