JPS5831442A - 初期状態復帰方式 - Google Patents

初期状態復帰方式

Info

Publication number
JPS5831442A
JPS5831442A JP56130596A JP13059681A JPS5831442A JP S5831442 A JPS5831442 A JP S5831442A JP 56130596 A JP56130596 A JP 56130596A JP 13059681 A JP13059681 A JP 13059681A JP S5831442 A JPS5831442 A JP S5831442A
Authority
JP
Japan
Prior art keywords
signal
circuit
communication control
control processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56130596A
Other languages
English (en)
Inventor
Akio Hanazawa
花沢 章夫
Akira Kabemoto
河部本 章
Akito Hiwatari
樋渡 明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56130596A priority Critical patent/JPS5831442A/ja
Publication of JPS5831442A publication Critical patent/JPS5831442A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は初期状態復帰方式に係り、特に回線終端装置が
特定インターフェース信号により切断指示を行い通信制
御処理装置を初期状態にする初期状態復帰方式の改良に
関する。
通信回線を用いて情報の授受を行うシステふの中に第1
図に示すように網制御装置1と回線終端装置2と通信制
御処理装置8と処理装置4とからなるシステムが用いら
れ、回線終端装置2と通信制御処理装置8との間はイン
ターフェース信号線6にて接続され、このインターフェ
ース信号の特定信号を用いて通信制御処理装置8を初期
状態K     ゛する方法がある。通信制御処理装置
8は切断指示を受信すると文字単位の送受信完了による
タイミングにて割込みを行い状態情報として変復調装置
チェック(阜うムチェック)となし回線に障害が発生し
たとして制御プログラムに通知する。制御プログラムは
回線障害として処理を実行し、その回線アドレスを初期
状態にするのである。以上の動作は通信制御処理装置8
が送受信動作中に切断指示を受信した場合であシ別に問
題はない。ところが通信制御処理装置がアイドル状態に
ある場合に切断指示を受信すると切断指示は検出されず
に劃込み待ち状態のまま、割込み待ちタイムアウトにな
って初めて制御プログツムが通信制御処理装置を初期状
態に戻すこととなる。この間時間にして、1例として、
25秒程度要することと表シ回線情報の運用を遅らせる
欠点があった。
本発明は以上の欠点に鑑みなされたものにして、本発明
は通信制御処理装置がいかなる状態にあっても切断指示
を受信すると、短時間に初期状態に戻る運用速度の大な
る初期状態復帰方式を提供することを目的とするもので
ある。本発明を略説すれば、本発明は通信制御処理装置
に特定信号の切断されたことを監視する機能を備え、こ
の機能により切断指示を検出し、直ちに通信制御処理装
置を初期状態にするようにしたことを特徴とするもので
ある。
以下図を用いて本発明を実施するのに好ましい具体例に
ついて詳細に説明する。第2図は本発明の初期状態復帰
力一式を示す要部ブロック図であ夛、6はレジスタ、7
はローカル・メモリ、8はレジスタ、9と10並びに1
8ないし16はアンド回路、11と18はインバータ回
路、1フないし191は選択回路、20ないし28はナ
ンド回路である0通信制御処理装置の回線走査機構に存
在する回線対応のローカμ・メモリ7上に切断指示用の
ビットがもうけられる。切断指示に使用する特定  。
信号を例えば着呼信号(以後CIと記す)とデータセッ
ト・レディ信号(以後DRと起す)とすればCIとDR
倍信号受信状態を読みこむ図のローカル・メモリ7の4
6及び47ビツトが、それである。更に48ビツト目に
CIとDR倍信号切断状態であるかどうか監視するオフ
監視モードを設ける。更に制御プログラムがこのオフ監
視壁−ドをセット或はリセット出来るように出力命令の
アドレス指定を行う信号を出力信号#48とし、該出力
命令のデータのビット定義を0バイトの0ビツト(Bi
TO,O)をセット機能、BiTα8をオフ監視セード
、BiTα1リセット機能、とする、出力信号#48と
BiTO,Oと′B1Tα8をアンド回路9に入力し選
択回路17を介しオフ監視モードをローカp・メモリ7
048ビツトにセラFする。又一方リセットするには出
力信号#48とBiTα1とBiTo、8をアンド回路
10を経て選択回路19に入力する。選択回路19の低
入力にローカル・メモリにデータを格納する不許可信号
(ディスエープμ信号)も入力されており選択回路19
は制御プログラム上の前記したリセット状態或は回線走
査機構が入力信号不許可(デイスエープ/L/)状態に
あるこ°とによっても選択回路17を介しローカル・メ
モリ7のオフ監視モードをリセットできる。
特定信号のCI或はbR倍信号オフ状態になると直ち一
通信制御処理装置を初期状態に復帰させたい場合は制御
プログラムにてセット条件を作成しオフ監視モードをセ
ットしておく。回線終端装置と通信制御処理装置間のイ
ンターフェース信号をレジスタ6に格納する。勿論この
信号中に特定信号のCI、DB倍信号び端末レディ信号
ERも含まれている。これら信号はローカル・メモリ7
に入力され46.47ビツトにそれぞれCI、DR倍信
号入力される一方しジヌタ48はローカμ・メモリ7と
対応して同一信号を格納するのである。
このレジスタ8の動作については後述する。レジ、 ス
タ6のCI、DR倍信号それぞれA回路に入力されA回
路を経由してナンド回路20の入力とな!11、ER倍
信号びローカμ・メモリ7の48ピツtの!i:[モー
ドもナンド回路20の入力となる。
ナンド回路20の出力がCI或はDR倍信号切断された
事を示す検出信号となる。A回路はCI或いはDR倍信
号切断条件を規定する回路であシ、例えばC工信号を特
定信号と決めたとして説明する。CI倍信号入力される
とローカμ・メモリ7の46ビツ)がセーットされると
ともにアンド回路18の一方入力もセットされる。この
CI倍信号切断されるとナンド回路11はCI倍信号立
下がシで1通′となりアンド回路18を1通′としアン
ド回路15に入力する。一方CI信号が通信制御処理装
置に入力された時点にてはDR倍信号末だ″″0′b 出力してアンド回路15に該11#を入力する結果とし
てアンド回路16は導通状態となる。以上の結果をまと
めると、特定信号CIが切断されるとその立下がシによ
り選択回路18がCI信号切断を検知する。一方向様に
特定信号をDR倍信号すればDR倍信号切断されたこと
を選択回路18が検知する。何れにしても選択回路1゛
8はCI。
DR倍信号切断による立才りをナンド回路2oに入力す
るのである。ナンド回路20は選択回路16芦の出力が
オンでありオフ監視モード状頗にあシ、しかもER僅号
即ち端末レディ信号がある時1′となり前記した検出信
号を出力する。この検出信号は割込制御回路と状態情報
(ステータス)作成、回路へ入力される。ステータス作
成回路はモデム・チェックとしてこの信号を取扱う。前
記した制御プログラムの出力信号#4iに対応する制御
プログラムに入力するための入力命令のアドレス指示信
号の入力信号#48でキャリア検出(CD)信号とロー
カル・メモリ7の46.47.49のビット情報を制御
プ四グラムに通知する。入力信号#49によってCI及
びDR倍信号を読込んで制御プログラム゛はCI或はD
H倍信号切断状態であった場合には回線終端装置から切
断指示があったと判断し回線アドレスをリセットし初期
状態に戻す。
若しCD信号が無ければ本来のモデムチェック信号であ
ると判断するのである。前記した入力信号#49もBi
TL5,1.6.L7はそれぞれCI。
DR,オフ監視モードのビットと定義しておシ、ナンド
回路21ないし28はレジスタ8の46゜47.48ピ
ツ)K格納されたCI、DR,監視モード信号それぞれ
と入力信号49を比較監視し、その結果を命令制御部に
指示する役目をもっている。
′ 第8図は回線走査機構による通信制御処理装置の割
込み状態を示すタイミング図であシ、−(6)図はそれ
ぞれCI倍信号DR倍信号よる切断指示を示すものであ
る。通信制御処理装置の動作モードは最初アイドル状態
にありCI倍信号入力されることを予測し通信制御処理
装置はCI信号オン監視状態になっている。そこにCI
倍信号入力されると、これを受付けると共に割込みを発
生し、アイドル状態にする。通信制御処理装置はERオ
ン指示状態にしER倍信号1オン′出力とともに割込み
、を発生しアイドル状態を保つ。次にDR信号1オン′
を予測しDRオン監視状態にし、DRオン検7出以前に
CI倍信号切断指示検出によりデイスエープ!指示状態
となシ所要時間後にアイドル状態となるタイミングにて
ER倍信号切断され割込みが発生する。第3図(6)は
(a)と同一動作を行っておりその説明は省略する。
以上説明よシ明らかなように、本発明は通信制御処理装
置が例えばアイドル状態にあるようないかなる状態にあ
っても、切断指示を受信すると短時間に初期状態に戻し
運用速度の早い初期状態復帰方式となシ、本発明を回線
情報システムに適用゛すれば処理速度向上上きわめて有
利なものとなる。
【図面の簡単な説明】
第1図は通信制御処理装置のシステム配置を示すブロッ
ク図、第2図は本発明の初期状態復帰方式を示す要部ブ
ロック図、第3図は本発明の通信制御処理装置の特定信
号切断による割込み状態を示すタイミング図である。 図において、2は回線終端装置、3は通信制御処理装置
、5はインターフェース信号線、7はローカル・メモリ
を示す。

Claims (1)

    【特許請求の範囲】
  1. 回線終端装置と通信制御処理装置とをインターフェース
    信号線にて接続し、該回線終端装置がインターフェース
    信号の特定信号によ多切断指示を行い前記通信制御処理
    装置を初期状態にする初期状態復帰方式において、該通
    信制御処理装置に前記特定信号の切断されたことを監視
    する機能を備え、該機能によシ前記切断指示を検出し、
    直ちに前記通信制御処理装置を初期状態にするようにし
    たことを特徴とする初期状態復帰方式。
JP56130596A 1981-08-19 1981-08-19 初期状態復帰方式 Pending JPS5831442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56130596A JPS5831442A (ja) 1981-08-19 1981-08-19 初期状態復帰方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56130596A JPS5831442A (ja) 1981-08-19 1981-08-19 初期状態復帰方式

Publications (1)

Publication Number Publication Date
JPS5831442A true JPS5831442A (ja) 1983-02-24

Family

ID=15037984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56130596A Pending JPS5831442A (ja) 1981-08-19 1981-08-19 初期状態復帰方式

Country Status (1)

Country Link
JP (1) JPS5831442A (ja)

Similar Documents

Publication Publication Date Title
US4455601A (en) Cross checking among service processors in a multiprocessor system
US5600808A (en) Processing method by which continuous operation of communication control program is obtained
EP0336547A2 (en) Computer network and method for operating it
JPS5831442A (ja) 初期状態復帰方式
JP2679775B2 (ja) Cpu間通信方法
US7137029B2 (en) Information processor
JP2706390B2 (ja) 複数スカラユニットによるベクトルユニット使用権切換え制御方式
JP2826774B2 (ja) データ転送装置
JPS61213932A (ja) 分散形2重系計算機システムおよびその制御方法
JP2663713B2 (ja) バス接続装置
JPS5936456A (ja) 通信制御装置
JPH056816B2 (ja)
JPH04361336A (ja) ダンプ制御方式
JPH0678095A (ja) ファクシミリ制御装置
JPH08241180A (ja) Lan用プリンタ接続装置
JPS6325735B2 (ja)
JPH0452983B2 (ja)
JPS61151746A (ja) デ−タエラ−の処理方法
JPS60126949A (ja) 通信制御装置
JPH09153006A (ja) データ転送装置
JPH11259378A (ja) 情報処理システム
JPS62242248A (ja) 端末制御装置のエラ−ロギング方式
JPH05113838A (ja) 接続装置
JPH0433067B2 (ja)
JPS61213960A (ja) Cpu間データ伝送装置