JPS5829711B2 - トランジスタインバ−タの制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はトランジスタインバータの制御方式、特に誘導
炉負荷の電源装置のように熔融すべき金属の材質、熔融
状態により変化する共振周波数に追随して、動作周波数
を変動させることが必要な電源装置として好適するトラ
ンジスタインバータの制御方式に関するものである。

誘導炉の電源装置として第１図に示す如きトランジスタ
インバータが従来使用されている。

図において１は直流電源、２はインバータ装置、３およ
び４はその第１．第２のスイッチングトランジスタ、５
，６は第１．第２のダイオード、７は出カドランス、８
はＲＬＣ直列共振負荷（誘導炉）、９はスイッチングト
ランジスタの制御信号発生回路、１０は負荷電流をこれ
に比例する電圧として検出する変流器、１１は零電圧検
出回路、１２は電圧反転回路、１３．１４は第１．第２
の単安定マルチ、１５．１６は第１．第２のアンド回路
である。

この装置の零電圧検出回路１１は、変流器１０により検
出された第２図ｇの負荷電流Ｉｚに比例する電圧Ｅ７か
ら、第２図すに示す正の半波毎に時間幅が半周期Ｔ／２
に相当する矩形波電圧Ｅｏを作る。

第１の単安定マルチ１３は第２図ｄに示すように電圧Ｅ
。

の立上り点からトランジスタのストレージタイムより長
い時間Ｔｓだけ遅れて立上り、負荷電流の１周期経過後
の零点において立下る矩形波電圧ＥＭ１を送出する。

第２の単安定マルチ１４は電圧反転回路１２により１８
０゜位相をずらされた第２図Ｃの零電圧検出回路１１の
電圧Ｅ。

′を入力として第２図ｅのようにその立下り点からトラ
ンジスタのストレージタイムより長い時間Ｔ５だけ遅れ
て立上り、負荷電流の１周期経過後の零点において立下
る矩形波電圧ＥＭ２を送出する。

第１のアンド回路１５は零電圧検出回路１１の出力と、
第１の単安定マルチ１３の出力のアンドをとり、第２図
ｆのように第１の単安定マルチ１３の出力の立上り点に
おいて立上り、第２の単安定マルチ１４の出力の立下り
点において立下る矩形波電圧ＥＴｔ を送出する。

また第２のアンド回路１６は電圧反転回路１２の出力と
第２の単安定マルチ１４のアンドをとり、第２図ｇのよ
うに第２の単安定マルチ１４の出力の立上り点において
立上り、第１の単安定マルチ１３の立下り点において立
下る矩形波電圧ＥＴ２を送出する。

インバータ装置２の第１のスイッチングトランジスタ３
は、第１のアンド回路１５の出力ＥＴｔ をベース駆動
信号として動作しまた第２のスイッチングトランジスタ
４は、第２のアンド回路１６の出力ＥＴ２をベース駆動
信号として動作して、出カドランス７の１次巻線７ａ
、 ７ｂを介して第２図り、ｉの電流を流し、また並列
の第１．第２のダイオード５，６は第２図ｊ、にの電流
を流す。

従って第１．第２のトランジスタ３゜４のエミッタ、コ
レクタ間電圧は第２図１２ｍの如くなり、出カドランス
７の負荷側には第２図ｇの電圧ＥＴが出力されて負荷８
に電力を供給する。

即この回路によれば変流器により負荷電流の周期を検出
し、これからトランジスタの駆動信号を作っているため
、負荷の共振周波数に常に同期して負荷に交流電力を供
給できる利点がある。

しかし上記の如き制御方法では次に述べるような大きな
欠点がある。

その第１は第２図ｇおよびり、ｉからも明らかなように
、第１．第２のトランジスタ３．４に流れる電流は負荷
電流に比例し、電流値の大きい点ｔｉ 、ｔ３でオンさ
れるため、スイッチング時の電力損失が大きいことであ
る。

即ち従来の方法ではトランジスタのストレージタイム（
トランジスタの特性により定まり一般に１〜３μｓ）を
避けるため、それより少し長い固定時間Ｔ５だけ遅らせ
てベース信号を送っている。

一方誘導炉のように熔融すべき金属の材質、熔融状態な
どにより負荷の共振周波数即ち周期Ｔ／２が例えば１０
ｐ ｓ程度の短かい周期から２０μｓ程度まで大幅に
変る。

従って例えばストレージタイムが３μＳである場合にお
いてＴ／２が１０μｓのように短かいときには、およそ
６０°の点即ちピーク電流に近い点でスイッチングされ
ることになり、スイッチング損失は非常に大きくなる。

第２は第２図ｇとｎとから明らかなように電圧と電流の
位相差が大きいため、負荷に供給できる実効電力が減る
ことである。

従って負荷に所要の一定電流を流すためには印加電圧を
高くする必要を生じ、これは前述したトランジスタのス
イッチング時における電力損失の一層の増大を招き、こ
れに加えて安定領域以外で動作し易い欠点を一層助長す
ることになる。

本発明はトランジスタのオンを負荷電流の零点において
行い、トランジスタのストレージタイムを負荷電流の半
周期の後半において得るようにして、上記の如き従来方
法の欠点を除去したものである。

次に図面を用いてその詳細を説明する。第３図は本発明
の一実施例回路図で図において１は直流電源、２はトラ
ンジスタインバータ装置、８は負荷で、これらの構成は
第１図で説明した従来回路と全く同様であり、第１図と
同一部分は同一符号で示しである。

９は対向するスイッチングトランジスタ３，４の制御信
号発生回路、１０お１１は負荷電流の半周期の時間巾信
号発生回路を構成する変流器および零電圧検出回路、１
２は基準信号Ｐ１と帰還入力信号Ｐ２を同期せしめる機
能ヲ有する周知のフェーズロックループＰＬＬで位相検
出回路Ｐ／Ｄ 、ローパスフィルタＬＰＦ及び電圧制御
発振器ＶＣＯ等により構成されている。

１３．１４及び１５は前記フェーズロックループ１２の
帰還閉ループに挿入された第１．第２分周器及び単安定
マルチ等より成る遅延信号発生回路、１６及び１７は駆
動信号取得回路を構成する例えば論理積（アンドゲート
）回路、１８は電圧反転回路。

次に第４図の波形図を参照して説明する。

零電圧検出回路１１は変流器１０によって検出された第
４図ａの負荷電流Ｉ７に比例する電圧Ｅ、ｄから、第４
図すのように負荷電流の正の半波毎に時間巾が半周期（
Ｔ／２ ）に相当する矩形波電圧Ｅ。

を送出する。

フェーズロックループＰＬＬは前記矩形波電圧Ｅ。

の送出期間中ｔａｏ−ｔａ３に該矩形波電圧Ｅ。

を基準信号Ｐ１ として入力されその帰還入力信号Ｐ２
（初期においては基準信号Ｐ１の周波数・位相に無関係
の信号）を第４図ｅのように基準信号Ｐ１ と同期し
た信号として帰還する。

ここで例えばフェーズロックループＰＬＬの出力信号を
基準信号Ｐ１ の周波数ｆ。

のＮ倍周波数Ｎｆｏになるように電圧制御発振器ＶＣＯ
を調整し、又その帰還閉ループに前記出力信号Ｎｆｏを
２７Ｎ倍に分周する第１分周器１３と前記第１分周器１
３の出力信号（周波数２ｆｏ ）の立下り（又は立上り
）でセットされてスイッチングトランジスタ３又は４の
ストレージタイムＴｓに相当する時間巾の信号を発生す
る単安定マルチ１５及び前記単安定マルチ１５の出力信
号（周波数２ｆｏ ）を１／２倍に分周する第２分周器
１４を順次直列に挿入すれば第１分周器１３は基準信号
Ｐ１即ち零電圧検出回路１１の出力電圧Ｅ。

の周波数ｆｏの変化に追随してこれの２倍周波数の出力
信号Ｓ１ を送出する。

（第４図Ｃ参照）これによって単安定マルチ１５は前記
出力信号Ｓ、の立下り時（時間ｔａ１ ）にセットされ
てトランジスタのストレージタイムＴｓに相当する時間
巾だけ遅れた（出力信号Ｓ、側から見て）遅延信号Ｓ２
を送出する。

（第４図ｇ参照）第２分周器１４は前記遅延信号Ｓ２の
立上りのタイミングをフリップフロップ等に入れること
により１／２周波数（２ｆｏ／２）に分周して前記基準
信号Ｐ１ と同期した帰還入力信号Ｐ２を送出する。

（第４図Ｃ参照）つまりフェーズロックループＰＬＬの
帰還閉ループに単安定マルチ１５を挿入し、その入力信
号Ｓｔ （即ち分局器１３の出力）に対しこれよりス
トレージタイムＴｓに相当する時間巾だけ遅延する出力
信号Ｓ２を第２分周器１４で分周して成る帰還入力信号
Ｐ２が負荷電流零点で立上り、又負荷電流の半周期経過
後の零点で立下る基準信号Ｐ１に同期するので、該入力
信号Ｓ１は該出力信号Ｓ２に対しストレージタイムＴｓ
に相当する時間巾だけ位相が進むことになり、結果的に
該入力信号Ｓ１は負荷電流の半周期経過後の零点より該
ストレージタイムＴｓに相当する時間巾だけ短い時間に
おいて立下る信号となる。

又単安定マルチ１５は前記入力信号Ｓ１ の立下りでセ
ットされるので、その出力信号Ｓ２は前記半周期経過後
の零点で終る信号となる。

アンドゲート回路１６はフェーズロックループＰＬＬの
帰還入力信号Ｐ２ と単安定マルチ１５の出力信号Ｓ２
との論理をとる論理積回路を構成することによって
負荷電流の正の半波時に零点ｔａ□＋ｔａ６において立
上り、トランジスタのストレージタイムに相当する時間
Ｔｓだけ短い時間において立下る（ ｔａｌ 、ｔａ
７ ）トランジスタ４の駆動信号ＳＡを作る。

（第４図ｇ参照）アンドゲート回路１７は帰還入力信号
Ｐ２を電圧反転回路１８を介して一方のゲート入力とす
ることによって負の半波時第４図りに示すように時刻ｔ
ａ３からｔａ４ まで継続するトランジスタ３の駆動信
号ＳＢを作る。

そして以下上記の動作を繰返して立上り点が正の半波の
立上り点と一致するトランジスタ４の駆動信号ＳＡど立
上り点が負の半数の立上り点と一致するトランジスタ３
の駆動信号ＳＢとを作る。

トランジスタ３は駆動信号ＳＨによりスイッチオンして
、第４図ｉのように負荷電流Ｉｚ（第４図ｇ参照）の負
の半波と同期して立上り、駆動信号喪失後ストレージタ
イムＴｓｇに相当する時間が経過するまで、出カドラン
ス７の１次巻線７ａに電流を流す。

またトランジスタ４は駆動信号ＳＡによりスイッチオン
して、第４図ｊのように負荷電流Ｉ７の正の半波と同期
して立上り、駆動信号喪失後ストレージタイムに相当す
る時間が経過するまで電流を出カドランス７の１次巻線
７ｂに流す。

またダイオード６．５は第４図に、ｌに示す電流を流す
。

従ってトランジスタ３，４のエミッタコレクタ間電圧は
第４図ｍ、Ｈに示すようになり、出カドランス７の２次
巻線７ｃには第４図０の電圧ＥＴが出力される。

このようにすれば第４図ａの負荷電流波形と第４図ｉ、
ｊのトランジスタ電流との対比から明らかなように、ト
ランジスタ３，４のスイッチオンは負荷電流の零の点に
おいて必らず行われる。

またスイッチオフはストレージタイムを与える時間Ｔｓ
をストレージタイムＴ３ｇに近い値に選ぶことにより少
ない電流において行われ、この関係は負荷電流の周期Ｔ
／２の変化に拘りなく保たれる。

従って従来方法に比べてスイッチング時の損失は極めて
少ないものとなる。

即ち令弟２図、第４図に示すように負荷電流の最大値を
Ｉ ｍ ａ Ｘ従来方法におけるスイッチオン時の電流
値を１１１本発明方法におけるスイッチオフ時の電流値
をＩ２＋ストレージタイムを与える時間をＴｓ、ストレ
ージタイムをＴｓｇ 、負荷電流の周期をＴとすればス
イッチオン時の電流値■１ は またスイッチオフ時の電流値Ｉ２ は で与えられる。

ここでＴｓ＞Ｔｓ−Ｔｓｇであるからトランジスタスイ
ッチング時における電流値は従来方法に比べて遥かに小
さくなる。

またこの関係は第４図ｇ、ｈのように駆動信号の時間幅
ＴＢがＴ／２−Ｔｓによって定まることから周波数が変
り周期Ｔ／２が変化しても変ることがない。

また第４図ａの負荷電流波形と第４図０に示す出カドラ
ンス７の２次側電圧とを対比して明らかなように、両者
間の位相差は従来方法に比べて極めて少なくなる。

即ち今従来方法における位相差を０１、本発明方法にお
ける位相差をθ２としたとき、従来方法の位相差θ１は
また本発明方法のθ２ として与えらｔｌ、 Ｔ ｓ＞Ｔ ｓ −Ｔ ｓ ｇ
であるから本発明の位相差は従来方法に比べて遥かに小
さいものとなる。

従って本発明方法によれば従来方法に比べて低い出力電
圧ＥＴによって所定の電流を負荷８に流すことができる
。

このため従来方法に比べてトランジスタスイッチング時
の電力損失を著しく少なくでき、安全動作領域に対して
も充分余裕のあるスイッチング動作を可能とする。

また実際の回路では出カドランス７に浮遊容量があるた
めトランジスタオン時突入電流が流れて見かけ上負荷電
流を大とする結果となる。

しかし本発明では上記したように出カドランス７の２次
側電圧Ｅ。

は低いので、この点からもスイッチオン時の電力損失を
低減でき、従来の制御方法の欠点は改善される。

なお、以上ではトランジスタの駆動信号発生回路として
遅延信号発生回路の出力信号と帰還入力信号との論理を
とる論理積回路を用いた例について説明したが、この他
第５図に示すように遅延信号発生回路の入力信号を利用
して形成したタイミング信号と帰還入力信号との論理を
とるようにしてもよい。

即ち前記入力信号Ｓ１の立下り点を利用して、これを例
えば微分回路及び波形整形回路等より成るタイミングパ
ルス発生回路１９に入力することにより第４図ｆのよう
に一定余裕角Ｔｓ（０＜ＴＳ＜Ｔ）を決めるタイミング
信号Ｓ。

を形威し、この信号Ｓ。

を帰還入力信号Ｐ２でセットされるフリップフロップＦ
Ｆ１ 、ＦＦ２のリセット信号とするようにすればよい
。

また以上では本発明をプッシュプル型のインバータに適
用した場合を示したが、この他第６図及び第７図に示す
ようにブリッジ型及びハーフブリッジ型インバータに適
用できる。

以上の説明から明らかなように本発明によれば出力周波
数に追随してトランジスタの動作周波数を制御するよう
にして、出力周波数と等しい周波数の出力を得るように
したトランジスタインバータ装置におけるスイッチング
時の電力損失を著しく低減できるもので、誘導炉の電源
装置など負荷の状態によって動作周波数を変化させるこ
とが必要な負荷の電源用インバータ装置の制御方法とし
て実用的価値は高い。

【図面の簡単な説明】

第１図及び第２図は従来方法を説明するための回路図及
び回路各部の波形図、第３図及び第４図は本発明の一実
施例回路図及びその回路各部の波形図、第５図は制御信
号発生回路の他の実施例図、第６図、第７図は本発明に
適用されるインバータの他の回路側図である。 図において、１は直流電源、２はトランジスタインバー
タ、３，４はトランジスタ、７は出カドランス、８は負
荷、９は制御信号発生回路、１０は負荷電流検出回路、
１１は零電圧検出回路、１２はフェーズロックループＰ
ＬＬ、１３，１４は分周器、１５は遅延信号発生回路、
１６．１７は論理積回路、１８は電圧反転回路、１９は
タイミングパルス発生回路である。

Claims (1)

1. 【特許請求の範囲】 １ トランジスタインバータの負荷電流を検出し、これ
   から作られた駆動信号によって対向するトランジスタを
   交互に導通制御して出カドランスに電流を流すことによ
   り出力周波数に追随して該トランジスタの動作周波数を
   制御するようにしたトランジスタインバータの制御方式
   において、前記負荷電流の半周期の時間巾信号発生回路
   と、前記時間巾信号発生回路の出力信号を基準信号とし
   てこれと帰還入力信号とを同期せしめる機能を有するフ
   ェーズロックループＰＬＬと前記フェーズロックループ
   の帰還閉ループに挿入された前記トランジスタのストレ
   ージタイムに相当する時間巾の遅延信号発生回路及び分
   局器と前記遅延信号発生回路の入力もしくは出力信号と
   前記帰還信号を利用して前記負荷電流の零点において立
   上り前記トランジスタのストレージタイムに相当する時
   間だけ短い時間において立下る駆動信号取得回路を設け
   、この駆動信号により前記トランジスタの導通を制御す
   るようにしたことを特徴とするトランジスタインバータ
   の制御方式。 ２ 基準信号に対しＮ倍周波数の出力信号を発生するフ
   ェーズロックループの帰還閉ループに前記出力信号を２
   ／Ｎ倍に分周する第１分周器と、前記第１分周器の出力
   信号を１／２倍に分周する第２分周器を挿入すると共に
   前記帰還閉ループの第１、第２分周器の間に直列に遅延
   信号発生回路を挿入したことを特徴とする特許請求の範
   囲第１項記載のトランジスタインバータの制御方式。 ３ 駆動信号取得回路として遅延信号発生回路の入力信
   号もしくは出力信号を直接又はこれらを用いて形成した
   タイミングパルス信号と帰還入力信号との論理をとる論
   理積回路を用いたことを特徴とする特許請求の範囲第１
   項記載のトランジスタインバータの制御方式。 ４ 遅延信号発生回路として単安定マルチ回路を用いた
   ことを特徴とする特許請求の範囲第１項記載のトランジ
   スタインバータの制御方式。 ５ トランジスタインバータとしてブリッジ型インバー
   タを用いたことを特徴とする特許請求の範囲第１項記載
   のトランジスタインバータの制御方式。 ６ トランジスタインバータとしてプッシュプル型イン
   バータを用いたことを特徴とする特許請求の範囲第１項
   記載のトランジスタインバータの制御方式。 ７ トランジスタインバータとしてハーフブリッジ型イ
   ンバータを用いたことを特徴とする特許請求の範囲第１
   項記載のトランジスタインバータの制御方式。