JPS5826690B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、１個のプリセットボリュームで複数の設定
電圧を設定することのできる電圧発生器を備えた電子チ
ューナを採用したテレビジョン受像機の選局装置に関す
るものである。

従来の電子チューナを採用したテレビジョン受像機では
、同調電圧プリセッタは、一般に受信に必要な数だけ必
要であった。

しかもこの設定電圧の漂動は同調電圧がＡＬＦＣ（自動
局部発振制動回路の機能による引込み範囲内に収まるよ
うに設計しなければならなかった。

一般に現状の市販テレビジョン受像機をみると、この漂
動はすべての条件を考慮して３０ ｍＶ以下に設計しな
ければならない。

従って高価な精度のよいプリセッタ用ボリュームを必要
とし、かつ受信チャンネル数だけ必要とするため、この
プリセッタ全体は価格的にも構造的にも電子チューナを
採用したテレビジョン受像機の普及を阻害していた。

この発明は上記のような欠点を除去しようとするもの、
である。

以下この発明について説明する。第１図はこの発明の一
実施例を示すものである。

第１甲において、クロック信号発生器１の出力はカウン
タ２で計数され、この並列出力はすべてエツジトリガタ
イプのＤ−フリップフロップ群３のデータ入力端子に各
々接続される。

微分回路４はカウンタ２の最大ビット桁の出力端子に接
続され、この出力により単安定マルチバイブレーク５は
動作を開始する。

６は前記単安定マルチバイブレーク５の出力パルス幅を
決定するため、この外部に接続される可変抵抗器である
。

７はエツジトリガタイプのＤ−フリップフロップであり
、そのデータ入力端子には単安定マルチバイブレータ５
の出力が、クロック入力端子にはクロック信号発生器１
の出力が接続される。

またこのＤ−フリップフロップ７の出力はＤ−フリップ
フロップ群３の各各のクロック入力端子に接続される。

８は記憶回路群で、一般にランダムアクセスメモリ（以
下ＲＡＭ８という）を使用し、その複数個のデータ入力
端子はＤ−フリップフロップ群３の出力端子と各々接続
される。

Ｄ−フリップフロップ群３とＲＡＭ８の出力については
その内いずれか一方がデータセレクタ９により選択され
、この出力はＤ−Ａ変換器１０に接続される。

１１は書込み一読出しスイッチであり、ＲＡＭ８とデー
タセレクタ９の両方に接続され、ＲＡＭ８の書込み一読
出しの切換え、およびデータセレクタ９のデータ切換え
を行う。

Ｄ−Ａ変換器１０の出力はテレビジョン受像機の電子チ
ューナ１２の可変容量素子（図中省略）に供給される。

１３は映像中間周波増幅回路（ＶＩＰ回路）であり、さ
らに映像検波回路（図中省略）、映像増幅回路（図中省
略）へ映像信号が導かれる。

１４はＡＬＦＣ回路でＶＩＰ回路１３より映像中間周波
信号の一部をピックアップして、局部発振周波数を正規
の周波数に保持する回路である。

１５はチャンネルを指定するためのキーボードスイッチ
であり、この出力はアドレス信号に変換するアドレス変
換回路１６に接続される。

さらにこの出力はアドレス記憶回路１７に接続される。

そしてアドレス記憶回路１７の出力はＲＡＭ８のアドレ
ス入力端子と、チャンネル表示回路１８と、バンド切換
ゲート回路１９に接続される。

バンド切換ゲート回路１９はＶＨＦ低チャンネル、ＶＨ
Ｆ高チャンネル、ＵＨＦチャンネルの３種のバンド切換
信号を発生し、電子チューナ１２のバンド切換端子（図
中省略）に接続される。

上述のような構成からなるこの発明の実施例について、
その動作を詳細に説明する。

まずチャンネルプリセット時には、書込み一読出しスイ
ッチ１１を書込み側に切り換える。

この時データセレクタ９はＤ−フリップフロップ群３側
に同時に切り換わる。

次にＡＬＦＣ回路１４を解除し、キーボードスイッチ１
５にて所要のチャンネルを指定する。

この出力はアドレス変換回路１６にてアドレスコードに
変換されアドレス記憶回路１７に記憶される。

この出力はＲＡＭ８のアドレス入力端子に加えられアド
レスを指定し、またチャンネル表示回路１８を動作させ
、同時にバンド切換ゲート回路１９に印加される。

バンド切換ゲート回路１９の出力は各受信周波数帯に応
じてバンド切換信号を発生し、これが電子チューナ１２
のバンド切換端子に加えられる。

次にキーボードスイッチ１５にて指定されたチャンネル
が受信されるように、テレビジョン受像機の画像を見な
がら可変抵抗器６を調整する。

この操作よりＲＡＭ８の指定されたアドレスにデータが
書き込まれる。

そして、必要なチャンネル数について上述の操作を繰り
返す。

この時の回路動作を第２図、第３図の動作波形と共に説
明する。

第２図のａはカウンタ２の最大ビット桁の出力波形を示
す。

同じくｂはこれを微分回路４にて微分した波形を示す。

このネガティブゴーイングパルスによって単安定マルチ
バイブレーク５は動作を開始し、第２図のＣに示すよう
な波形の出力を生ずる。

そして、可変抵抗器６によりその出力波形のパルス幅は
任意に調整できる。

カウンタ２の最大ビット桁の出力波形ａは一定の繰返し
周波数のパルス列であるので、単安定マルチバイブレー
ク５の繰返し周波数もまた上記と同一となる。

一般にカウンタは零から計数を開始し、そのカウンタの
最大ビット桁まで計数を完了すれば、再び零から計数を
始め、これを繰り返す。

この発明の実施例では、カウンタ２の最大ビット桁の出
力パルスの後縁のパルスを微分回路４にて取出しこれで
もって単安定マルチバイブレーク５を動作させているの
で、この単安定マルチバイブレーク５の出力は、丁度カ
ウンタ２が零から計数を開始すると同時に動作を開始す
る。

そして可変抵抗器６にてパルス幅を任意に調整し、単安
定マルチバイブレーク５が動作を停止するその瞬時のデ
ータをＤ−フリップフロップ群３にて記憶させている。

従って可変抵抗器６をある値に設定すれば、単安定マル
チバイブレーク５の出力パルス幅（第２図のＣ）は常に
一定となるため、Ｄ−フリップフロップ群３は常に同じ
データを記憶することになる。

可変抵抗器６を調整することにより、Ｄ−フリップフロ
ップ群３は最小数から最大数まで任意にデータを記憶さ
せることが可能となる。

次いで、Ｄ−フリップフロップ７を設けた理由について
第３図を参照して説明する。

第３図のａはクロック信号発生器１の出力、ｂはカウン
タ２の出力、（この図では３ビツトまで図示しである）
、Ｃは単安定マルチバイブレーク５が動作を停止する瞬
時のタイミング波形、ｄはＤ−フリップフロップ７の出
力波形を示す。

ここでＤ−フリップフロップ７が無く、単安定マルチバ
イブレーク５の出力で直接Ｄ−フリップフロップ群３を
動作させた場合を考える。

可変抵抗器６によって設定される単安定マルチバイブレ
ーク５の動作停止のタイミングは第３図のＣに示すＡ点
である可能性は多分にある。

この場合、第３図のｂに示すようにカウンタ２の出力は
゛Ｈｎレベルと”Ｌ ９９レベルの境界点であり、Ｄ−
フリップフロップ群３には不定のデータが記憶されるこ
とになり、チャンネル選定の微細調整は非常に不安定と
なる。

これを避けるため、この発明ではＤ−フリップフロップ
７を設け、クロック信号発生器１の出力（第３図のａが
立ち上がる瞬間に、Ｄ−フリップフロップ７を動作させ
（第３図のｄに示すＢ点）、単安定マルチバイブレーク
５の出力がＡ点で動作を停止してもカウンタ出力のｆｔ
Ｈ”レベル、′Ｌ”レベルの境界点でＤ−フリップフ
ロップ群３が動作することがないようにしである。

これによりチャンネル設定の微細調整は安定となる。

次にＤ−フリップフロップ群３の出力は、データ信号Ｒ
ＡＭ８の所定のアドレスに書き込れると同時に、データ
セレクタ９を経由してＤ−Ａ変換器１０に送られる。

Ｄ−Ａ変換器１０はディジタル信号を直流電圧に変換し
、これは電子チューナ１２の可変容量素子に同調電圧と
して印加される。

この操作を繰り返すことにより、ＲＡＭ８には各アドレ
ス毎に所定の同調電圧が書き込まれることになる。

以上がチャンネルプリセット時の動作であり、次に各チ
ャンネルの同調電圧を再生する動作を説明する。

まず、書込み一読出しスイッチ１１を読出し側に切り換
える。

この時、同時にデータセレクタ９はＲＡＭ８の出力を選
択するように切り換わるものとする。

次にキーボードスイッチ１５にて所要のチャンネルを指
定する。

プリセット時と同様の動作でキーボードスイッチ１５．
アドレス変換回路１６．アドレス記憶回路１７を経てＲ
ＡＭ８のアドレス入力端子に所定の信号が印加され、ア
ドレスが指定される。

これによりプリセット時に書き込まれた信号がＲＡＭ８
の出力端子に読み出される。

同時にチャンネル表示回路１Ｂ、バンド切換ゲート回路
１９が動作する。

ＲＡＭ８の出力信号はデータセレクタ９を経てＤ−Ａ変
換器１０に加えられる。

以下プリセット時と同じ動作により電子チューナ１２の
可変容量素子には、プリセット時に供給した電圧と同一
の電圧が印加され、所定のチャンネルが再生されること
になる。

ここでカウンタ２とＲＡＭ８の容量について説明する。

カウンタ２を１０ビツトからなるカウンタとし、国内の
ＵＨＦ放送の放送帯について吟味すると、制御すべきＵ
ＨＦ帯の局部発振周波数（５３０ＭＨｚ〜８２４ＭＨｚ
）は約３００ＭＨｚである。

一般に可変容量素子のダイナミックレンジは３０Ｖであ
るため、１０ビツトのカウンタを採用すると１７２１０
＝１／１０２４の分解能を持つ、従って周波数で約３０
０ ＫＨｚ、同調電圧で約３０ｍＶの制御分解能をもち
、従来のＡＬＦＣ回路で充分制御できる範囲である。

一方ＲＡＭ８は１０ビツトが１ワードとなって構成され
るもので、必要チャンネル数だけワード数を備えればよ
い。

上述のＲＡＭ８は一度電源を切ると記憶内容が消失する
が、これはＲＡＭ８のみを電池または充電式のバッテリ
ーを使用するかあるいは不揮発性メモリを使用すれば解
決できるものである。

なお、この発明はテレビジョン受像機ばかりでなく、複
数のチャンネルの電圧を設定する場合にはすべて利用で
きるため、制御器、電子機器等をはじめ広い分野に応用
することができる。

以上詳細に説明したように、この発明は、単安定マルチ
バイブレーク、可変抵抗器、フリップフロップ、および
発振器を用いてプリセットを行うようにしたので、１個
のプリセットボリュームで複数個の電圧を全ディジタル
的に、しかも誤動作することなく設定できる利点が得ら
れる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
、第３図は第１図の実施例の動作波形図である。 図中、１はクロック信号発生器、２はカウンタ、３はＤ
−フリップフロップ群、４は微分回路、５は単安定マル
チバイブレーク、６は可変抵抗器、７はＤ−フリップフ
ロップ、８はＲＡＭ、９はデータセレクタ、１０はＤ−
Ａ変換器、１１は書込み一読出しスイッチ、１２は電子
チューナ、１３はＶＩＰ回路、１４はＡＬＦＣ回路、１
５はキーボードスイッチ、１６はアドレス変換回路、１
７はアドレス記憶回路、１８はチャンネル表示回路、１
９はバンド切換ゲート回路である。

Claims (1)

【特許請求の範囲】
1. １ 電子チューナに所要の電圧を印加することによりチ
   ャンネルの切替えを行う選局装置において、カウンタの
   最大ビットの出力信号により動作を開始し可変抵抗器に
   より任意にパルス幅を設定できる単安定マルチバイブレ
   ーク、前記単安定マルチバイブレークの出力信号と発振
   器の出力とを入力信号とするフリップフロップ、前記カ
   ウンタの複数個の並列出力信号と前記フリップフロップ
   の出力信号とを入力信号とする複数個のフリップフロッ
   プ群、および前記フリップフロップ群の出力信号を記憶
   する記憶回路と、プリセットと選局読出しとの切替えを
   行う書込み一読出しスイッチとを有し、前記可変抵抗器
   により複数のチャンネルのプリセットを可能としたこと
   を特徴とする選局装置。