JPS608662B2 - プリセツトチユーナの表示装置 - Google Patents
プリセツトチユーナの表示装置Info
- Publication number
- JPS608662B2 JPS608662B2 JP6257877A JP6257877A JPS608662B2 JP S608662 B2 JPS608662 B2 JP S608662B2 JP 6257877 A JP6257877 A JP 6257877A JP 6257877 A JP6257877 A JP 6257877A JP S608662 B2 JPS608662 B2 JP S608662B2
- Authority
- JP
- Japan
- Prior art keywords
- preset
- signal
- display
- address
- selection button
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はプリセットチューナの表示装置に係り、特に明
確な表示を行うことの出来る表示装置に関する。
確な表示を行うことの出来る表示装置に関する。
複数の局をプリセットしておき、選局ボタンの押圧によ
り前記プリセットされた局の1つを選択して受信するプ
リセットチューナが公知である。
り前記プリセットされた局の1つを選択して受信するプ
リセットチューナが公知である。
通常の場合、そのようなプリセットチューナは、機械的
に動作させるもので、寿命や外形寸法などで不都合な点
が多かった。その為、本願出願人は先に純電子的に作動
出来るプリセットチューナを開発し、特願昭52−82
90として出願を行なった。
に動作させるもので、寿命や外形寸法などで不都合な点
が多かった。その為、本願出願人は先に純電子的に作動
出来るプリセットチューナを開発し、特願昭52−82
90として出願を行なった。
本発明は、そのような純電子的に作動するプリセットチ
ューナに用いて好適な表示装置を提供せんとするもので
、以下実施例に基ずき図面を参照しながら説明する。
ューナに用いて好適な表示装置を提供せんとするもので
、以下実施例に基ずき図面を参照しながら説明する。
第1図において、1はブリセット局に対応する情報を記
憶する為メモリ、2は複数個の選択ボタン2a,2b・
・・・・・から成る選択ボタン群、3は該選択ボタン群
2のそれぞれの選択ボタン2a,2b・・・・・・‘こ
対応する発光ダイオード3a,3b・・…・によって構
成されるアドレス表示器、4は前記選択ボタン群2の操
作に応動するアドレスセレクタ、5は前記メモリ1及び
前記アドレスセレクタ4に制御信号を供給する制御部、
6は前記アドレス表示器3の制御信号を発生する為に設
けられた表示バッファ、7はアップダウンカウンタ、8
はバッファ9を介して前記アップダウンカウンタ7から
送出されたデジタル信号をアナログ信号に変換する為の
DA変換器、10はメモリセットボタン、11は前記D
A変換器8の直流出力電圧と、直流電圧発生器12から
得られる直流出力電圧とを比較する為の比較回路である
。次に動作を説明する。比較回路11は、直流電圧発生
器12の出力直流電圧AとDA変換器8の出力直流電圧
Bとを比較し、その差電圧A−Bに応じた信号を発生し
て制御部5に印加する。いま、前記差電圧A‐Bが正で
あるとすれば、制御部5からアップダウンカウンタ7に
対してクロック信号CLとともに、アップ命令Uが発せ
られ、前記アップダウンカウンタ7はアップ計数を行う
。その為、アップダウンカウンタ7からバッファ9を介
してDA変換器81こ送られるデジタル信号の値は大と
なり、従って前記DA変換器8の出力である直流電圧B
も大となって、前記差電圧A−Bを雰とすべく直流電圧
発生器12の出力直流電圧Aに近づいていく。しかして
、アップ計数が続き、DA変換器8の出力直流電圧Bが
直流電圧発生器12の出力直流電圧Aに等しくなると、
比較器11の出力信号は雰となり、制御部5はアップ命
令Uを停止する。これらの動作は瞬時に行なわれる。又
、前記差電圧A−Bが負であるとすれば、制御部5から
アップダウンカウン夕7に対してダウン命令が発せられ
、前記アップダウンカウンタ7はダウン計数を行う。
憶する為メモリ、2は複数個の選択ボタン2a,2b・
・・・・・から成る選択ボタン群、3は該選択ボタン群
2のそれぞれの選択ボタン2a,2b・・・・・・‘こ
対応する発光ダイオード3a,3b・・…・によって構
成されるアドレス表示器、4は前記選択ボタン群2の操
作に応動するアドレスセレクタ、5は前記メモリ1及び
前記アドレスセレクタ4に制御信号を供給する制御部、
6は前記アドレス表示器3の制御信号を発生する為に設
けられた表示バッファ、7はアップダウンカウンタ、8
はバッファ9を介して前記アップダウンカウンタ7から
送出されたデジタル信号をアナログ信号に変換する為の
DA変換器、10はメモリセットボタン、11は前記D
A変換器8の直流出力電圧と、直流電圧発生器12から
得られる直流出力電圧とを比較する為の比較回路である
。次に動作を説明する。比較回路11は、直流電圧発生
器12の出力直流電圧AとDA変換器8の出力直流電圧
Bとを比較し、その差電圧A−Bに応じた信号を発生し
て制御部5に印加する。いま、前記差電圧A‐Bが正で
あるとすれば、制御部5からアップダウンカウンタ7に
対してクロック信号CLとともに、アップ命令Uが発せ
られ、前記アップダウンカウンタ7はアップ計数を行う
。その為、アップダウンカウンタ7からバッファ9を介
してDA変換器81こ送られるデジタル信号の値は大と
なり、従って前記DA変換器8の出力である直流電圧B
も大となって、前記差電圧A−Bを雰とすべく直流電圧
発生器12の出力直流電圧Aに近づいていく。しかして
、アップ計数が続き、DA変換器8の出力直流電圧Bが
直流電圧発生器12の出力直流電圧Aに等しくなると、
比較器11の出力信号は雰となり、制御部5はアップ命
令Uを停止する。これらの動作は瞬時に行なわれる。又
、前記差電圧A−Bが負であるとすれば、制御部5から
アップダウンカウン夕7に対してダウン命令が発せられ
、前記アップダウンカウンタ7はダウン計数を行う。
しかして、前記差電圧A−Bが雰になると、前記制御部
5のダウン命令Dは停止する。所望局の受信は、上述の
原理を用いて行なわれる。
5のダウン命令Dは停止する。所望局の受信は、上述の
原理を用いて行なわれる。
前記直流電圧発生器12は通常のラジオ受信機の同調つ
まみに相当するもので、前記直流電圧発生器12を操作
することにより、所望局の受信が可能となる。同調指示
計を観測したり「スピ−力からの音を聴取しながら、直
流電圧発生器12を操作すると、該直流電圧発生器12
の出力直流電圧AにDA変換器8の出力直流電圧Bが瞬
時に追従する。前記DA変換器8の出力直流電圧Bは、
比較器11に印加されるとともに、出力端子13からチ
ューナの同調素子であるパリキャップダイオード(図示
せず)に印加されるから、前記直流電圧発生器12によ
って同調動作を行うことが出来る。所望局の受信が行な
われたら、メモリセットボタン10を押圧する。
まみに相当するもので、前記直流電圧発生器12を操作
することにより、所望局の受信が可能となる。同調指示
計を観測したり「スピ−力からの音を聴取しながら、直
流電圧発生器12を操作すると、該直流電圧発生器12
の出力直流電圧AにDA変換器8の出力直流電圧Bが瞬
時に追従する。前記DA変換器8の出力直流電圧Bは、
比較器11に印加されるとともに、出力端子13からチ
ューナの同調素子であるパリキャップダイオード(図示
せず)に印加されるから、前記直流電圧発生器12によ
って同調動作を行うことが出来る。所望局の受信が行な
われたら、メモリセットボタン10を押圧する。
メモリセットボタン10は制御部5に接続されており、
該メモリセットボタン10の押圧により制御部5からア
ドレスセレクタ4に対してアドレス指定機命令SEが発
せられる。アドレス指定待機命令SEが発せられると、
直流電圧発生器12を操作しても装置は何の応答もしな
くなる。所望局のプリセットは、上述の状態において選
択ボタン群2の一つのボタン、例えば第1選択ボタン2
aを押圧することによって行なわれる。
該メモリセットボタン10の押圧により制御部5からア
ドレスセレクタ4に対してアドレス指定機命令SEが発
せられる。アドレス指定待機命令SEが発せられると、
直流電圧発生器12を操作しても装置は何の応答もしな
くなる。所望局のプリセットは、上述の状態において選
択ボタン群2の一つのボタン、例えば第1選択ボタン2
aを押圧することによって行なわれる。
第1選択ボタン2aが押圧されると該第1選択ボタン2
aに対応する第1アドレスがアドレスセレクタ4に記憶
され、この第1アドレスがメモリ】にアドレス信号とし
て供給されるとともに、前記アドレスセレクタ4からア
ドレス指定完了信号ASが制御部5に印加される。前記
アドレスセレクタ4から制御部5に対してアドレス指定
完了信号ASが発せられると、前記制御部6からメモリ
1に対して書き込み命令Wが発せられる。すると、アド
レスセレクタ4によって指定されたメモリ1の第1アド
レスに、アップダウンカウンタ7内に記憶されていた情
報が記憶される。第2選択ボタン2b以下に対しても、
第1選択ボタン2aの時と同様の操作が行われて、プリ
セットが完了する。所望局のプリセットに並行して「プ
リセット動作の進行情況が表示装置によって表示される
。
aに対応する第1アドレスがアドレスセレクタ4に記憶
され、この第1アドレスがメモリ】にアドレス信号とし
て供給されるとともに、前記アドレスセレクタ4からア
ドレス指定完了信号ASが制御部5に印加される。前記
アドレスセレクタ4から制御部5に対してアドレス指定
完了信号ASが発せられると、前記制御部6からメモリ
1に対して書き込み命令Wが発せられる。すると、アド
レスセレクタ4によって指定されたメモリ1の第1アド
レスに、アップダウンカウンタ7内に記憶されていた情
報が記憶される。第2選択ボタン2b以下に対しても、
第1選択ボタン2aの時と同様の操作が行われて、プリ
セットが完了する。所望局のプリセットに並行して「プ
リセット動作の進行情況が表示装置によって表示される
。
すなわち、所望局の受信が行なわれ、メモリセットボタ
ン10が押圧されると、制御部5から表示バッファ6に
対して、メモリセット状態であることを知らせる信号が
発せられる。前記メモリセット状態を知らせる信号は、
セット信号AONと表示信号DISPとから成る。前記
セット信号AONは、第2図イに示す如き信号で、メモ
リセットボタン10の押圧後選択ボタン2aが押圧され
る迄の間「1」の状態を維持する。前記表示信号DIS
Pは、第2図口に示す如き信号で、所定の周期の矩形波
となっている。しかして、表示バッファ6は第3図に示
す如き回路構成となっている。第3図において、14a
,14b,14c,14d及び14eは一方の入力端子
15a,15b,15c15d於び15eにそれぞれ、
アドレスセレクタ4からの信号が印加され、他方の入力
端子16a,16b,16c,16d及び16eにセッ
ト信号AONが印加される第1乃至第50R回路、1
7a,17b,17c,17d及び17eは、一方の入
力端子18a,18b,18c,18d及び18eにそ
れぞれ、前記第1乃至第50R回路l4a,14b,1
4c,14d及び14eの出力信号が印加され、他方の
入力端子19a,19b,19c,19d及び19eに
表示信号DISPが印加される第1乃至第松ND回路、
20Aは選択ボタン群2の第1選択ボタン2aの押圧に
対応して点燈する第1発光ダイオード、20a,20b
,20c及び20dはそれぞれ第2、第3、第4及び第
5選択ボタンに対応する第2乃至第5発光ダイオードで
ある。メモリセットボタン10が押圧され、制御部5か
らセット信号AONと表示信号DISPが発せられると
、前記セット信号AONが第1乃至第5帆回路14a乃
至14eの他方の端子16a,16b・16c,16d
及び16eに印加される。
ン10が押圧されると、制御部5から表示バッファ6に
対して、メモリセット状態であることを知らせる信号が
発せられる。前記メモリセット状態を知らせる信号は、
セット信号AONと表示信号DISPとから成る。前記
セット信号AONは、第2図イに示す如き信号で、メモ
リセットボタン10の押圧後選択ボタン2aが押圧され
る迄の間「1」の状態を維持する。前記表示信号DIS
Pは、第2図口に示す如き信号で、所定の周期の矩形波
となっている。しかして、表示バッファ6は第3図に示
す如き回路構成となっている。第3図において、14a
,14b,14c,14d及び14eは一方の入力端子
15a,15b,15c15d於び15eにそれぞれ、
アドレスセレクタ4からの信号が印加され、他方の入力
端子16a,16b,16c,16d及び16eにセッ
ト信号AONが印加される第1乃至第50R回路、1
7a,17b,17c,17d及び17eは、一方の入
力端子18a,18b,18c,18d及び18eにそ
れぞれ、前記第1乃至第50R回路l4a,14b,1
4c,14d及び14eの出力信号が印加され、他方の
入力端子19a,19b,19c,19d及び19eに
表示信号DISPが印加される第1乃至第松ND回路、
20Aは選択ボタン群2の第1選択ボタン2aの押圧に
対応して点燈する第1発光ダイオード、20a,20b
,20c及び20dはそれぞれ第2、第3、第4及び第
5選択ボタンに対応する第2乃至第5発光ダイオードで
ある。メモリセットボタン10が押圧され、制御部5か
らセット信号AONと表示信号DISPが発せられると
、前記セット信号AONが第1乃至第5帆回路14a乃
至14eの他方の端子16a,16b・16c,16d
及び16eに印加される。
その時、前記第1乃至第50R回路14a乃至14eの
一方の端子15a,15b,15c,15d及び15e
には、アドレスセレクタ4からの信号は印加されていな
い。前記セット信号AONが印加されると、第1乃至第
50R回路14a乃至14eの出力信号が「1」となる
。一方、前記メモリセットボタン10の押圧により第1
乃至第軸ND回路17a乃至17eの他方の入力端子に
表示信号DISPが印加される。
一方の端子15a,15b,15c,15d及び15e
には、アドレスセレクタ4からの信号は印加されていな
い。前記セット信号AONが印加されると、第1乃至第
50R回路14a乃至14eの出力信号が「1」となる
。一方、前記メモリセットボタン10の押圧により第1
乃至第軸ND回路17a乃至17eの他方の入力端子に
表示信号DISPが印加される。
表示信号DISPは第2図口に図示の如き矩形波信号で
あるから、第1乃至第弘ND回路17a乃至17eの出
力は、第2図ハの如く成り、これが第1乃至第5発行ダ
イオード20a乃至20eに印放されるので前記第1乃
至第5発光ダイオード20a乃至20eが点滅してメモ
リセット状態であることを表示する。アドレス表示器3
のメモリセット状態の表示は、選択ボタン群乙の選択ボ
タンの1つが押圧される迄持続する。
あるから、第1乃至第弘ND回路17a乃至17eの出
力は、第2図ハの如く成り、これが第1乃至第5発行ダ
イオード20a乃至20eに印放されるので前記第1乃
至第5発光ダイオード20a乃至20eが点滅してメモ
リセット状態であることを表示する。アドレス表示器3
のメモリセット状態の表示は、選択ボタン群乙の選択ボ
タンの1つが押圧される迄持続する。
先に述べた如く、例えば第1選択ボタン2aが押圧され
るとアドレスセレクタ4からアドレス指定完了信号AS
が制御部5に印加される。前記アドレスセレクタ4は、
制御部5に対してアドレス指定完了信号ASを発すると
同時に、表示バッファ6に対して書き込み位置表示信号
WSを発する。いま、第1選択ボタン2aが押圧された
と仮定しているから、前記書き込み位置表示信号WSは
、第10R回路14aの一方の端子15aのみに印加さ
れている。従って、前記第10R回路14aの出力信号
だけが発生し、第lAND回路17aの一方の入力端子
18aに印加される。制御部5は、アドレス指定完了信
号ASが印加されることにより、セット信号AONを停
止するとともに、表示信号DISPを矩形波状態から「
1」の状態に変化させる。その為、第lAND回路17
aの出力のみが発生し、第2乃至第押収D回路17b乃
至17eの出力は「0」となる。前記第lAND回路1
7aの出力信号により、第1発光ダイオード20aは点
燈し続ける。しかして、書き込み位置表示信号WSもし
くは、表示信号01SPは、アドレス指定完了信号AS
が発生した後一定時間経過すると「0」となるようにタ
イマーによって設定されている。従って、第1発光ダイ
オード20aは、第2図ハに示す如く、アドレス選択ボ
タン2aの押圧後所定の時間Tが経過すると消燈する。
プリセット動作の進行に伴い、同様の方法でプリセツト
局の表示が順次行なわれる。しかして、すべてのアドレ
スのプリセットの完了又は、所望数の局のプリセットの
完了により、プリセット動作はすべて完了する。表示の
方法を概略的に述べると、メモリセットボタン10の押
圧により、すべての表示用発光ダイオードが点滅して「
メモリセット状態であることを表示し、その状態で、
選択ボタン群2の1つを押圧すると、押圧された選択ボ
タンに対応する発光ダイオードを残して他の発光ダイオ
ードがすべて消燈して選択されたアドレスを表示し、そ
の後所定時間経過すると、前記残りの1つの選択ボタン
に対応する発光ダイオードも消燈して、次のプリセット
が可能であることを表示するという3つの表示を行うこ
とが出釆る。
るとアドレスセレクタ4からアドレス指定完了信号AS
が制御部5に印加される。前記アドレスセレクタ4は、
制御部5に対してアドレス指定完了信号ASを発すると
同時に、表示バッファ6に対して書き込み位置表示信号
WSを発する。いま、第1選択ボタン2aが押圧された
と仮定しているから、前記書き込み位置表示信号WSは
、第10R回路14aの一方の端子15aのみに印加さ
れている。従って、前記第10R回路14aの出力信号
だけが発生し、第lAND回路17aの一方の入力端子
18aに印加される。制御部5は、アドレス指定完了信
号ASが印加されることにより、セット信号AONを停
止するとともに、表示信号DISPを矩形波状態から「
1」の状態に変化させる。その為、第lAND回路17
aの出力のみが発生し、第2乃至第押収D回路17b乃
至17eの出力は「0」となる。前記第lAND回路1
7aの出力信号により、第1発光ダイオード20aは点
燈し続ける。しかして、書き込み位置表示信号WSもし
くは、表示信号01SPは、アドレス指定完了信号AS
が発生した後一定時間経過すると「0」となるようにタ
イマーによって設定されている。従って、第1発光ダイ
オード20aは、第2図ハに示す如く、アドレス選択ボ
タン2aの押圧後所定の時間Tが経過すると消燈する。
プリセット動作の進行に伴い、同様の方法でプリセツト
局の表示が順次行なわれる。しかして、すべてのアドレ
スのプリセットの完了又は、所望数の局のプリセットの
完了により、プリセット動作はすべて完了する。表示の
方法を概略的に述べると、メモリセットボタン10の押
圧により、すべての表示用発光ダイオードが点滅して「
メモリセット状態であることを表示し、その状態で、
選択ボタン群2の1つを押圧すると、押圧された選択ボ
タンに対応する発光ダイオードを残して他の発光ダイオ
ードがすべて消燈して選択されたアドレスを表示し、そ
の後所定時間経過すると、前記残りの1つの選択ボタン
に対応する発光ダイオードも消燈して、次のプリセット
が可能であることを表示するという3つの表示を行うこ
とが出釆る。
‐すべてのプリセット動作が完了したら、手動目動切換
スイッチ21を自動に切換える。
スイッチ21を自動に切換える。
すると、プリセット装置は、読み出し状態に切換わり、
選択ボタン群2の操作によりプリセット局の選択が可能
となる。次に、プリセット局の読み出し動作について詳
述する。
選択ボタン群2の操作によりプリセット局の選択が可能
となる。次に、プリセット局の読み出し動作について詳
述する。
例えば選局ボタン群2の第1選択ボタン2aを押圧する
と、アドレスセレクタ4から制御部5にアドレス指定完
了信号ASが、表示バッファ6に書き込み位置表示信号
WSが、又メモリ1にアドレス指定信号が印加される。
前記制御部5はアドレス指定完了信号ASを受けると、
表示バッファ6に対して表示信号DISPを発するとと
もに、アップダウンカウンタ7にプリセットイネ−プル
信号PEを発する。従って、メモリーの所定アドレスに
記憶された情報がアップダウンカウン夕7に出力され、
それはバッファ9及びDA変換器8を介して直流電圧に
変換され、出力端子13から選局用バリキャップダイオ
ード(図示せず)に印加されて選局が行なわれる。読み
出し時に表ホバッフア6に与えられる表示信号DISP
は、書き込み時の矩形波信号とは異り、常時rl」とな
る信号である。従って、第1選択ボタン2aに対応する
第1発光ダイオード3aは点滅ではなく点燈し続ける。
以上述べた如く、本発明に係るプリセットチューナの表
示装置は、メモリセット状態を点滅信号により表示する
ので、操作者の注意を引くはっきりした表示が可能とな
る。又、選択ボタンの操作により点滅は停止するが、前
記選択ボタンに対応する表示部村のみが点燈し続けるの
で、プリセットアドレスを操作者に適確に知らせること
が出来るという特徴を有する。
と、アドレスセレクタ4から制御部5にアドレス指定完
了信号ASが、表示バッファ6に書き込み位置表示信号
WSが、又メモリ1にアドレス指定信号が印加される。
前記制御部5はアドレス指定完了信号ASを受けると、
表示バッファ6に対して表示信号DISPを発するとと
もに、アップダウンカウンタ7にプリセットイネ−プル
信号PEを発する。従って、メモリーの所定アドレスに
記憶された情報がアップダウンカウン夕7に出力され、
それはバッファ9及びDA変換器8を介して直流電圧に
変換され、出力端子13から選局用バリキャップダイオ
ード(図示せず)に印加されて選局が行なわれる。読み
出し時に表ホバッフア6に与えられる表示信号DISP
は、書き込み時の矩形波信号とは異り、常時rl」とな
る信号である。従って、第1選択ボタン2aに対応する
第1発光ダイオード3aは点滅ではなく点燈し続ける。
以上述べた如く、本発明に係るプリセットチューナの表
示装置は、メモリセット状態を点滅信号により表示する
ので、操作者の注意を引くはっきりした表示が可能とな
る。又、選択ボタンの操作により点滅は停止するが、前
記選択ボタンに対応する表示部村のみが点燈し続けるの
で、プリセットアドレスを操作者に適確に知らせること
が出来るという特徴を有する。
尚、本発明の実施例においては手動的に同調を行うプリ
セットチューナについて述べたが、自動的に同調を行う
プリセットチューナ、すなわちオートサーチプリセット
チューナに適用することも可能である。
セットチューナについて述べたが、自動的に同調を行う
プリセットチューナ、すなわちオートサーチプリセット
チューナに適用することも可能である。
第1図は本発明に係るプリセットチューナの表示装置の
一実施例を示すブロック図、第2図は本発明の説明に供
する為の特性図、及び第3図は、表示バッファ6の具体
例を示す回路図である。 主な図番の説明、1・・・メモリ、2・・・選択ボタン
群、3・・・アドレス表示器、4…アドレスセレクタ、
5・・・制御部、6…表示バッファ、7・・・アップダ
ウンカウンタ、8…DA変換器、1 0・・・メモリセ
ット部村。第1図 第2図 第3図
一実施例を示すブロック図、第2図は本発明の説明に供
する為の特性図、及び第3図は、表示バッファ6の具体
例を示す回路図である。 主な図番の説明、1・・・メモリ、2・・・選択ボタン
群、3・・・アドレス表示器、4…アドレスセレクタ、
5・・・制御部、6…表示バッファ、7・・・アップダ
ウンカウンタ、8…DA変換器、1 0・・・メモリセ
ット部村。第1図 第2図 第3図
Claims (1)
- 【特許請求の範囲】 1 複数の局をプリセツトしておき、選局部材の操作に
より前記プリセツトされた局の一つと選択して受信する
ように成したプリセツトチユーナにおいて、プリセツト
時に操作してメモリを書き込み待期状態にセツトするメ
モリセツト部材と、前記選局部材のそれぞれに対応して
設けられたプリセツト表示部材とを設け、前記メモリセ
ツト部材の操作により前記プリセツト局表示部材のすべ
てを点滅せしめるとともに、前記選局部材の1つの操作
により、該操作された1つの選局部材に対応するプリセ
ツト表示部材を残して他のプリセツト表示部材の点燈を
停止せしめるように成したことを特徴とするプリセツト
チユーナの表示装置。 2 前記操作された1つの選局部材に対応するプリセツ
ト表示部材は、他のプリセツト表示部材の点燈が停止せ
しめられた後一時間経過後消燈するように成したことを
特徴とする特許請求の範囲第1項記載のプリセツトチユ
ーナの表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6257877A JPS608662B2 (ja) | 1977-05-28 | 1977-05-28 | プリセツトチユーナの表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6257877A JPS608662B2 (ja) | 1977-05-28 | 1977-05-28 | プリセツトチユーナの表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53147401A JPS53147401A (en) | 1978-12-22 |
JPS608662B2 true JPS608662B2 (ja) | 1985-03-05 |
Family
ID=13204325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6257877A Expired JPS608662B2 (ja) | 1977-05-28 | 1977-05-28 | プリセツトチユーナの表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS608662B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5644215A (en) * | 1979-09-20 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Channel selection display device |
JPS56116320A (en) * | 1980-02-18 | 1981-09-12 | Matsushita Electric Ind Co Ltd | Receiver |
JPS6227322Y2 (ja) * | 1980-02-18 | 1987-07-13 |
-
1977
- 1977-05-28 JP JP6257877A patent/JPS608662B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53147401A (en) | 1978-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO783346L (no) | Elektronisk apparat. | |
JPS6234287B2 (ja) | ||
JPS60173526A (ja) | 自動露出カメラ | |
JPS63302697A (ja) | 選局装置 | |
JPS5810015B2 (ja) | センキヨクソウチ | |
US4259690A (en) | Multi-picture tuning scheme of television receiver | |
GB1521898A (en) | Broadcast receiver channel selection system | |
CA1129126A (en) | Tuning system including a memory for storing tuning information with user controls arranged to facilitate its programming | |
JPS608662B2 (ja) | プリセツトチユーナの表示装置 | |
US4298851A (en) | Presettable tuning apparatus | |
US4232395A (en) | Multiband radio receiver with electronic preset tuning system | |
US4998229A (en) | Programmable world timepiece with automatic restoration mode | |
JPS5830326Y2 (ja) | 表示装置 | |
JPS5943011B2 (ja) | プリセツトチユ−ナ | |
US4110969A (en) | Digital electronic alarm timepiece | |
JPS5816806B2 (ja) | プリセット形電子同調受信機 | |
US4754423A (en) | Electronic selector and method for selecting desired functions and levels | |
US4119915A (en) | Electronic tuning system for radio receivers, with digital memorization of the signal frequency | |
US4063178A (en) | Memory tuning system with different speeds in program and operate modes | |
KR830000730B1 (ko) | 텔레비젼 수상기용 동조장치 | |
JPS6115637Y2 (ja) | ||
JPS6130234Y2 (ja) | ||
JPS6113407A (ja) | 信号切替装置 | |
KR830002515Y1 (ko) | 표시장치(表示裝置) | |
JPS60245307A (ja) | 選局装置 |