KR820001727B1 - 디지탈 채널 선택장치 - Google Patents

Abstract

내용 없음.

Description

디지탈 채널 선택장치

제1도는 본 발명의 디지탈 채널 선택장치를 보여주는 개략적인 블럭 다이아그램.

제2도는 제1도의 AFT변별기(discriminator)의 아날로그 출력 전압의 주파수 특성을 보여주는 도면.

제3도는 제1도의 동조 펄스 발생기와 AFT펄스 발생기를 상세히 보여주는 블럭 다이아그램.

본 발명은 테레비죤 수상기등에 쓰이는 전자 디지탈 채널 선택 장치에 관한 것이다.

시중의 몇몇 테레비죤 수상기는 전압조정 커패시터로서 작용하는 버랙터(vavactor)를 내장한 튜너를 사용하고 있다. 버랙터 튜너에 있어서는 포텐시오미터에 의하여 미리 정해진 크기의 동조전압이 채널 선택에 응하여 버랙터에 가해져서 튜너를 선택된 채널의 테레비죤 화상 반송파의 주파수에 맞춘다.

동조소자에는 편차가 생기기 때문에, 이같은 버랙터 튜너는 수동 미동조(fine tuning) 혹은 자동 미동조(AFT)제어가 튜너를 선택된 RF반송 주파수에 정확하게 맞추기 위해 반드시 필요하다.

최근 집적회로 기술의 발전덕에 포텐시오미터가 필요치 않는 전자 디지탈 튜너가 개발되었다. 디지탈 튜너에서는, 어떤 채널을 의미하는 디지탈 정보가 디지탈에서 아날로그의 변환기에 의해서 차례로 버랙터 같은 전압 제어된 동조 소자에 가해지는 아날로그 동조 전압으로 변환되어 희망하는 채널을 선택하게 한다. 이같은 디지탈 튜너조차도 AFT제어를 반드시 필요로 하고 이 제어는 디지탈 방식으로 된다.

튜너의 출력중간 반송파 주파수는 AFT변별기에 의하여 검출되어 출력반송파 주파수가 미리 정해진 중간 반송파 주파수와 미리 정해진 허용범위, 예를들면 ±20KHz, 내에서 일치하면 튜너가 선택된 채널에 맞추어져서 AFT카운터의 계수 작용이 정지된다.

원-쇼트(one-shot) AFT펄스를 세므로써 일어나는 국부발진기의 진동 주파수의 변화폭은 각 채널마다 다르다. 예컨대, VHF밴드내에 있는 채널의 변화폭은 5KHz이고 VHF밴드내에 있는 채널의 변화폭은 50KHz이다. 원-쇼트 AFT펄스를 세므로써 일어나는 주파수 변화폭이 튜너의 출력 중간 주파수의 허용범위를 넘어가는 채널에선, AFT제어가 아무 영향을 미치지 못하고 따라서 국부 진동 주파수가 반복하여 허용범위 밖에서 위아래로 변동하는 현상이 일어난다. 그 결과, 명확한 화상을 얻을 수 있다.

따라서 본 발명의 목적은 간단한 장치를 사용하여 신뢰성 있는 AFT제어를 성취하는 디지탈 채널 선택 장치를 제공하는 것이다.

요약하면, 본 발명의 목적은, 주디지탈 AFT제어이다. 디지탈 AFT제어가 되어지는 형태의 디지탈채널 선택 장치내에 보조 아날로그 AFT제어를 추가 실행하므로써 성취된다.

본 발명은 첨부된 도면과 연관시켰을때 하기의 상세한 설명으로부터 좀더 완전히 이해될 수 있다.

본 발명의 전자 디지탈 채널 선택장치를 제1도를 참조하여 하기에 설명한다.

채널 선택 장치에는 다수의 테레비죤 채널을 나타내는 디지탈 신호를 기억하기 위한 기억 장소를 가진 디지탈 기억회로(11)이 포함된다. 채널 선택회로(12)내의 채널 선택 키이 하나를 누르는 즉시, 눌러진 키이에 따른 일련의 디지탈 정보가 기억제어 회로(13)으로 보내진다. 기억제어(13)은 기억회로(11)로 선택된 테레비죤 채널에 대응하는 기억장소를 지정하는 병렬 어드레스 신호를 전해준다.

판독 모우드 혹은 테레비죤 수상 모우드 중 테레비죤 채널 상의 디지탈 정보는 채널 선택에 응하여 기억회로(11)로 부터 판독되어 동조 펄스 발생기(14)로 전해진다. 동조 펄스발생기(14)는 클록펄스 발생기로 부터 비교적 높은 주파수, 예컨대 2,058MHz인 클록펄스 CK₁의 제어하에, 기억회로(11)로 부터 판독된 계수 정보의 함수인 미리 정해진 주기 및 지속시간 혹은 충격계수(duty/factor)와 함께 동조펄스의 트레인(train)을 이룬다.

그 동조펄스 트레인 AFT제어가 시작될때 까지는 증폭기로 쓰이는 매트릭스 회로(16)을 통해 저역통과 필터(17)로 공급된다. 저역통과 필터(17)은 동조펄스 트레인의 지속기간에 비례하는 아날로그 동조전압 Vt를 만든다.

아날로그 동조전압 Vt는 RF증폭기내의 버랙터, 튜너(18)의 국부 발진기 및 믹서회로 같은 전압제어 동조소자로 공급된다. 이같 이해서 튜너(18)은 선택된 테레비죤 채널의 RF반송파 주파수에 맞추어 지게된다. 튜너(18)은 들어오는 RF화상 반송파 주파수를 중간반송파 주파수로 변환한다. 중간 주파수 영상신호는 중간 주파수 증폭기(19)에 의하여 증폭되어서 도면에 나타나지 않는 영상 검파기로 공급된다.

채널의 선택으로부터 저역통과 필터(17)의 출력전압이 기억회로(11)에서 판독된 디지탈 신호에 대응하는 크기를 가질때까지 수십 초의 시간이 소요된다. AFT제어는 저역통과 필터(17)의 출력전압 VT가 선택된 채널에 대응하는 크기를 갖게된 후에 실행된다.

예정된 중간주파수 45.75MHz을 중심으로 S형 주파수-전압응답을 갖는 AFT변별기 (20)은 AFC제어를 위하여 중간 주파수 증폭기(19)에 연결된다. AFT변별기 (20)은 기준 DC전압에 대해 극성이 반대이고 튜너(18)의 출력 반송 중간 주파수에 따르는 크기를 가진 AFT₁및 AFT₂의 AFT아날로그 신호를 형성하도록 조정된다. AFT검파기 (21)은 튜너(18)의 출력 중간 반송 주파수가 45.75MHz와 비교해서 각각 훨씬 더 낮은가, 더 높은가, 혹은 허용범위내에서 같은 가에 따라 높은 수준의 출력 신호 X,Y 혹은 Z를 발생하는 AFT변별기에 연결된다.

AFT펄스 발생기(22)는 클록펄스 CK₁의 조정에 따라 전압펄스 트레인의 주기와 같은 주기를 가진 AFT펄스 트레인을 발생시키기 위하여 공급된다. AFT펄스 트레인은 매트릭스 회로(16)으로 공급된다. AFT펄스 트레인의 펄스지속 기간은 AFT검파기(21)의 상태에 따라 변화한다. 매트릭스 회로(16)은 동조펄스 트레인과 AFT펄스 트레인을, 예를들어 2:1의 비율로 배합한다.

따라서, AFT펄스 트레인의 지속기간중의 1단 변화는 동조펄스 트레인의 지속 기간중의 1단변화에 의하여 일어나는 국부발진 주파수 변화의 1/2에 대등하는 주파수 변화를 초래한다.

매트릭스의 조합모우드(가산 모우드 혹은 감산 모우드)는 AFT검파기 (21)의 출력 X와 Y에 대응하는 매트릭스 제어회로(23)에 의하여 고정된다.

AFT제어중에 저역통과 필터(17)의 출력전압은 점차적으로 증가하거나 감소하여 입력 RF반송파 주파수에 맞추어진다. (튜너)18이 RF반송파 주파수에 정확히 맞추어지면 튜너(18)의 중간 반송 주파수는 미리 정해진 값으로 되어 AFT검파기(21)이 정확한 동조검파 신호 Z를 발생하게 한다. 신호 Z는 튜너(18)의 출력중간 반송파 주파수가 미리 정해진 허용범위(±20 KHz)내에서 미리 정해진 중간 주파수(45.75MHz)와 일치할때마다 발생된다. 신호 Z는 AFT펄스트레인의 펄스 지속기간과 매트릭스회로(16)의 조합모우드를 고정시킨다.

AFT제어중에는 저역통과 필터(17)의 출력전압 Vt는 AFT펄스 방생기(22)에 가해지는 AFT클록펄스의 주파수에 비례하는 속도에 따라 변화한다. AFT변별기 (20)은 약 10밀리 세컨드의 작동지연이 있고 저역통과 필터(17)은 약 30에서 40밀리 세컨드의 작동지연이 있다. 그 결과, AFT펄스 발생기에 공급된 AFT클록펄스가 비교적 높은 주파수를 가질때, 즉, 저역통과 필터(17)의 출력전압이 비교적 큰 속도로 변할때는, AFT검파기(21)이 출력신호 Z를 형성하는 타이밍이 튜너(18)의 출력중간 반송 주파수가 미리 정해진 값으로 변화되는 타이밍에 대하여 지연된다. 즉 AFT검파기(21)이 출력신호 Z를 형성하는 시각에 튜너(18)의 출력중간 반송 주파수는 미리 정해진 주파수밖으로 벗어나서 주파수의 재조정이 필요하게 된다.

저역통과 필터(17)의 작동지연을 감안하여 저주파의 AFT클록펄스가 사용된다면, AFT제어는 비교적 긴시간이 걸릴 것이다. AFT제어를 좀더 단시간내에 성취하기 위하여 클록체인저(clock changer)(24)가 마련되어 AFT클록펄스의 주파수를 AFT펄스발생기(22)에 가해서 AFT제어의 다수의 각 사이마다 낮추어진다.

클록체인저(24)는 클록펄스 발생기(15)로 부터의 클록펄스 CK₂(512KHz)를 F₁(256Hz), F₂(128Hz), F₃(64Hz) 및 F₄(32Hz)의 클록펄스로 주파수 분할하는 주파수 분할기와 주파수 분할된 클록신호를 AFT펄스발생기(22)로 공급하여 AFT검파기(21)의 출력신호 Z에 대응하여 더 낮은 주파수의 클로신호로 변화되게 하는 게이트 회로로 구성된다. AFT동작은 가장 낮은 주파수의 클록펄스 F₄가 AFT펄스 발생기(22)에 가해질때 끝난다.

AFT펄스발생기(22)와 클록체인저(24)는 채널선택회로(12)에 연결되어 저역통과 필터(17)의 출력전압 Vt가 선택된 채널과 일치하는 크기를 가질 수 있을때 작동하도록 되어있다. 기입모우드 혹은 동조전압-고정모우드(프로그램모우드)중에는, 선택된 테레비죤 채널상의 디지탈 정보는 동조펄스발생기(14)에 의해 만들어지고, 선택된 채널과 일치하는 기억회로(11)의 기억장소에 저장된다. 기입모우드중에는, AFT펄스 발생기(22)와 클록체인저(24)는 작동하지 않고, 매트릭스회로(16)이 동조펄스트레인의 증폭기로 작용한다.

제1도에 도시된 채널 선택 장치내에서 동조펄스 발생기(14), 매트릭스회로(16)과 저역통과필터(17)은 기억회로(11)에서부터 판독된 디지탈 정보를 아날로그 동조전압으로 변환하는 디지탈-아날로그 변환기로서 역할을 하며, AFT검파기, AFT펄스발생기(22), 매트릭스 제어회로(23) 및 클록체인저(24)는 AFT검파기(20)에 응하여 AFT제어를 하는 AFT회로로서 역할을 한다. 이같은 채널선택 장치는 상기에 먼저 사용되어 상세히 설명된 장치와 같은 것이다. 본 발명에 의하면 저역통과 필터(17)의 출력전압 Vt와 AFT검파기(21)의 아날로그 출력전압 AFT₂의 일부는 믹서(25)에서 혼합되어 튜너(18)에 가해진다. 본 발명의 채널 선택 장치에서 AFT제어를 주디지탈 제어와 보조 아날로그 제어가 공동으로 한다. 아날로그 제어의 목적은 VHF밴드내에서 채널 수신중 AFT작용 하에서의 튜너의 중간 반송 주파수가 혀용범위 밖에서 변동되는 현상을 방지하는 것이다. 비록 이런 현상은 허용범위를 확장시켜서 해결될 수도 있지만, 이런 해결책은 AFT강도를 저하시킨다. 또 다른 해결책은 동조펄스발생기 및 AFT펄스발생기에 각각 포함된 비트의 수와 같은 수의 비트를 가진 카운터의 수를 증가시키는 것이다. 즉, 이같은 비트의 수적증가는 원-쇼트 AFT클럭펄스를 가하므로써 만들어지는 동조전압이나, 혹은 국부발진 주파수의 작은 변화를 일으킬 수 있다.

이같은 해결방법에는 AFT제어를 하는데 보다 긴 시간을 요한다.

그외에 또다른 해결방안은 저역통과필터, 반응을 빠르게 만드는 것이다. 그렇게 하므로써 저역통과 필터의 리플전압 제거능력을 감소시킨다.

저역통과 필터(17)의 출력전압 Vt에 겹쳐진 아날로그 제어 전압의 크기는 출력전압 Vt에 의하여 초래되는 채널 선택동작에 아무런 영향을 주지않는 정도로 정해진다.

이 목적으로 AFT검파기(20)의 출력 AFT₂는 저역통과 필터(17)의 출력에 높은 저항 R₁예컨데, 2메그오옴이 연결된다. 에미터 플로워 출력단을 가진 저역통과 필터(17)은 약 10키로오옴의 출력저항 R₂를 가진다.

따라서, 아날로그 출력전압 AFT₂는 약 200이 되는 계수로 나누어져서, 저역통과필터(17)의 출력전압 Vt에 겹쳐진다.

제2도는 45.75MHz에 중심을 둔 AFT검파기(20)의 출력전압 AFT₂의 주파수 특성을 보여준다. AFT₂'는 저역통과 필터(17)의 출력전압 Vt에 나누어진 전압 AFT₂가 겹쳐진 것이다. AFT클록펄스 F4하에 AFT동작중에 튜너의 출력반송 중간 주파수가 45.75MHz를 중신으로 ± 20KHz의 허용 범위로 떨어지며, AFT검파기(21)의 출력신호 Z 를 발생하고, AFT동작을 그친다. 그러나, 원-쇼트 AFT클록펄스 F₄에 의해 생긴 출력반송 주파수의 변화폭이 40KHz보다 크면, 출력반송 중간 주파수는 결과로 일어나는 AFT제어 때문에 허용 범위 밖으로 뛰어서 허용 범위밖의 위아래로 변동하며, AFT동작이 그치지 않게된다.

본 발명에 의하면, 아날로그 전압의 작은 것은 저역통과 필터(17)의 출력전압에 겹쳐지기 때문에, 출력반송 중간 주파수는 결과적으로 허용 범위내에 끌어들여질 수 있다.

믹서회로로서 다양한 형태가 사용될 수 있지만, 저역통과필터의 출력에 AFT검파기의 출력을 연결하기 위해 저항기가 제공된다면, 회로의 배열은 좀더 간단히 그리고 경제적으로 될 수도 있다. 제3도에는 제1도의 동조펄스 발생기(14)와 AFT펄스 발생기가 훨씬 자세히 나타난다. 제1도와 똑같은 제3도의 부분들은, 같은 숫자로 표시하고, 설명은 생략한다.

동조펄스발생기(14)는 계수기(31)와 (32), 게이트 (33)과 (34), 시프트 레지스터(35), 비교기(36), 디코더(37) 그리고 래치회로(38)로 구성된다. AFT펄스발생기(22)는 계수기(41)과 (42), 게이트(43), 비교회로(44), 디코더(45)와 (47) 및 래치회로(46)으로 구성된다.

계수기(31)에는 클록펄스 CK1이 클록펄스 발생기(15)로부터 공급되고, 계수기(32)에는 게이트(33)을 통해 클록펄스 CK₂가 공급된다. 이 게이트(33)은 AFT검파기(21)의 출력신호에 의하여 디스에이블되고 동조전압을 고정시키기 위해 사용되는 비동결형(non-locktype) 게이트-인에이블링(gate-enabling) 스위치에 의하여 인에블된다. 계수기(31), (32)는, 예컨대, 12-비트 동기형이고, 전원이 켜지면 처음 리세트 된다.

클록펄스 CK₂는 클록펄스 CK₁을 계수 4096(=2¹²)으로 나누어서 얻어지는 512㎐의 주파수를 가진다.

계수기(31)의 클록펄스 CK₁을 4096(계수기 31을 전부-계수하는 수)로 셀때마다 클록펄스 CK₂하나가 계수기(32)에 가해진다. 계수기(32)에 의하여 세어진 수는 판독/기입제어 스위치에 의하여 정해진 기입모우드 중에 선택게이트(34)를 통해 레지스터(35)에 실린다.

디코더(37)은 NAND혹은 NOR게이트로 구성되어 미리 정해진 계수기(31)의 계수의 수자를 예컨대, 처음 계수를 0으로 검출한다. 디코더(37)이 최초의 계수를 할때마다 래치회로(38)은 출력을 높여서 고정된다. 비교기(36)은 레지스터(35)에 실린 계수기(32)의 계수된 수와 계수기(31)의 계수된 수를 비교한다. 두 계수된 수가 일치되면 비교기(36)은 래치회로(38)을 리세트하여 출력을 낮게 만든다. 비교기(36)이 래치회로(38)을 리세트하는 타이밍은 클록펄스 CK₁의 한주기만큼 이동되고, 그때마다 계수기(31)은 전계수의 수로 클록펄스 CK₁을 계수한다.

그 결과, 래치회로(38)은 계수기(31)의 전계수기간(1/512초)와 같은 고정된 주기를 가지며 펄스의 지속기간이 각 1/512초마다 4096에 대한 고정된 주기의 단계로 변하는 펄스트레인을 만든다. 펄스의 지속기간이 단계적으로 증가하는 펄스트레인이 공급될때, 지역통과필터(17)은 비슷한 방법의 단계적으로 증가하는 출력동조전압을 발생한다.

튜너(18)이 동조전압의 변화에 의하여 테레비죤 채널에 정확히 맞추도록되면, AFT검파기(21)은 게이트-디스에이블링 신호 Z를 발생하여 게이트(33)을 디스에이블 한다. 그 결과, 클록펄스 CK₂가 계수기(32)로 공급되는 것은 방해받으며, 그렇게하여 계수기(32)의 계수하는 수를 고정한다. 이 고정된 계수기(32) 내의 계수의 수는 래치회로(38)로 부터의 출력펄스 트레인과 저역통과 필터(17)의 출력동조전압 Vt의 펄스지속 시간을 고정시킨다.

계수기(32)내의 고정된 계수의 수는 게이트(34)를 통하여서 기억스위치의 작동에 의하여 선택된 테레비죤 채널과 일치되는 기억회로(11)의 기억 장소에 저장된다. 어느 다른 선택된 테레비죤 채널의 동조전압 Vt의 고정이라도 게이트-인에이블링 스우치의 작동을 통해 게이트(33)을 인에이블링 하므로써 이루어진다. 다른 테레비죤 채널에도, 계수기(32)에 의한 계수는 기억회로(11)의 대응하는 기억장소에 기억된다. 판독 모우드중에, 선택게이트(34)는 변화되어 기억회로(11)에 기억 계수정보를 레지스터(35)에 공급한다. 판독모우드중에는 또한, 래치회로(38)로부터의 동조펄스 트레인의 펄스 지속기간이 고정되며 기억회로(11)에서 판독된 계수 정보의 기능을 성립시킨다.

AFT 펄스 발생기(22)는 기입모우드중에는 작동을 하지않고 판독모우드중에만 작동한다. 계수기(41)은 12-비트 동기형이어도 되고 계수기(31)와 동기화되어서 클록펄스발생기(15)로 부터 클록펄스 CK₄을 계수한다. 계수기(41)의 최초의 계수 0을 NAND나 NOR게이트로 형성된 디코더(45)에 의하여 검출된다. 계수기(41)의 최초계수 0이 검출될때 마다. 디코더(45)는 래치회로(46)를 세트시켜 그 출력을 높게만든다. 클록펄스 CK₂는 주파수 분할되는 클록 변환기(24)에 가해진다.

주파수 분할된 클록펄스는 AFT제어 기간동안 게이트(43)을 통하여 AFT계수기(42)로 선택되어 공급된다. 계수기(42)는 12-비트 동기 엎/다운 형이고, AFT제어의 시작시에 리세트 신호에 의하여 초기상태로 리세트된다. 계수기(41)과 (42)는 계수의 수들간에 비교가 비교회로(44)에 의하여 이루어지고 둘이 일치하면 래치회로(46)가 리세트되어 출력이 낮아진다.

래치회로(46)은 래치회로(38)로 부터의 동조펄스 트레인과 같은 주기의 AFT펄스 트레인을 발생한다. AFT펄스의 상승단부는 동조펄스의 그것과 같고 AFT펄스의 지속기간은 AFT계수기(42)의 계수의 수와 함께 AFT제어중에 변한다. 이 AFT계수기(42)는 AFT검파기(21)이 튜너(18)의 출력반송 주파수가 너무 낮다는 것을 보여주는 출력신호 X를 발생할때는 엎카운터로서 작동하고 AFT검파기가 튜너(18)의 출력반송 주파수가 너무 높다는 것을 보여주는 출력신호 Y를 발생할때는 다운 카운터로서 작용한다. 디코더(47)은 AFT계수기(42)의 초기계수과 "0"와 만기 계수치 "2¹²-1"을 검출하기 위해 제공된다.

매트릭스 제어회로(23)은 AFT검파기(21)의 출력 X와 Y에 대응하며 디코더(47)의 출력에 대응하여 매트릭스 회로(16)이 AFT검파기(21)의 출력 X가 AFT제어의 초기에 높을때 가산기로서 작용하도록, 그리고 AFT 검파기(21)의 출력 Y가 제어의 초기에 높을때는 감산기로 작용하도록 한다.

Claims (1)

1. 선택된 채널에 일치하는 디지탈 신호를 생성하기 위해 채널의 선택에 반응하는 디지탈 발생장치와, 디지탈 신호를 아날로그 동조전압으로 변환하기 위한 디지탈/아날로그 변환기와, 선택된 채널상의 반송 주파수를 중간 반송 주파수로 변환하기 위해 D/A변환기에 연결된 전압제어 동조장치와, 크기가 전압제어 동조장치의 출력반송 중간 주파수에 따라 달라지는 아날로그 전압신호를 생성하기 위해 예정된 중간 주파수의 중심인 S형 주파수-전압응답을 갖고 전압 제어 동조장치에 연결된 자동 미동조(AFT)변별기 회로등으로 구성되는 전자 디지탈 채널 선택 장치에 있어서,

   AFT회로(21)이 AFT변별기 회로(20)의 출력에 반응하여 D/A변환기(17)의 동조전압을 변경하기 위해 AFT변별기 회로(20)과 D/A변환기(17)에 연결되고 믹서장치(25)가 AFT변별기 회로(28)의 출력에서 공급된 아날로그 전압신호의 일부분과 D/A변환기(17)의 출력에서 공급된 동조전압을 혼합하기 위해 D/A 변환기(17)와 전압 제어 튜너 사이에 연결되는 것을 특징으로 하는 디지탈 채널 선택 장치.

Images