JPS5826202B2 - セイゲンハハツセイソウチ - Google Patents

セイゲンハハツセイソウチ

Info

Publication number
JPS5826202B2
JPS5826202B2 JP50061365A JP6136575A JPS5826202B2 JP S5826202 B2 JPS5826202 B2 JP S5826202B2 JP 50061365 A JP50061365 A JP 50061365A JP 6136575 A JP6136575 A JP 6136575A JP S5826202 B2 JPS5826202 B2 JP S5826202B2
Authority
JP
Japan
Prior art keywords
counter
output
voltage
sine wave
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50061365A
Other languages
English (en)
Other versions
JPS51136273A (en
Inventor
知一 甲斐
好主 高山
裕一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50061365A priority Critical patent/JPS5826202B2/ja
Publication of JPS51136273A publication Critical patent/JPS51136273A/ja
Publication of JPS5826202B2 publication Critical patent/JPS5826202B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Ac-Ac Conversion (AREA)

Description

【発明の詳細な説明】 この発明は低周波の正弦波状信号を高安定にして低歪率
で発生でき、しかもその発生信号の周波数を変化させる
ことができる正弦波発生装置に関する。
従来の低周波発振器として音叉を基準周波数とする発振
器があるが、これは音叉が比較的大きく全体としての容
積が大きくなり、かつ外部振動に対する安定性に問題が
あった。
更に各種の周波数信号を必要とする場合には、その各周
波に対する発振器を各別に設けなければならないという
欠点があった。
一方高周波の水晶発振器の出力を周波数逓分して低周波
出力を得るものもある。
この装置は逓分波の安定度は良いが、方形波であるため
3次、5次の高調波を含み歪率が悪かった。
それを改善するためにはその高調波を除去のためのろ波
器を必要とし、そのためのろ波器は低周波であるため回
路素子が大きく、全体として大きな形状のものになる欠
点があった。
この発明の目的は高安定な発振源を1つ用意するのみで
、周波数を自由に設定でき、しかも安定度が良く、かつ
高調波の含有率が少ない、正弦波に近い波形の出力を得
ることができる正弦波発生装置を提供することにある。
更にこの発明装置によれば出力波を任意の電圧からスタ
ートすることができ、よってこのスタート電圧をOに設
定することにより直流成分のない交流波出力を得ること
も可能である。
この発明においては比較的安定なりロックを可逆カウン
タが計数し、この可逆カウンタは目的とする正弦波の周
波数に応じた最大計数値をとるように制御される。
この最大計数値と例えば零との間を往復計数することを
繰返す。
このカウンタの各計数値はデコーダにてデコードされ、
そのデコードされた各別の出力端子の出力により、各別
の電圧が発生される。
この電圧は上記カウンタの往復計数動作の一方において
正弦波的に順次異なる値をとり、この変化は正弦波の半
周期に対応する。
よってこの電圧変化を順次取出せば出力は正弦波状にな
る。
上記カウンタに対する設定最大値は目的とする正弦波出
力の周期に応じて変更され、その変更に伴って、カウン
タのその最大計数値と最小計数値との間の各デコード出
力に対し順次正弦波的に異なる電圧をとるように予め用
意された電圧発生群に対応するものが選択される。
以下本発明による正弦波発生装置の実施例を図面を参照
して詳細に説明する。
第1図において1は可逆カウンタを示し、これは端子2
に印加される信号が高電圧(論理レベル゛’ 1 ”
)であるか低電圧(論理レベル″0″)であるかにより
アップカウント又はダウンカウント動作とされ、端子3
からのST信号が低電圧の場合は計数状態になり、端子
4からのクロックを計数し、ST信号が高電圧の場合は
動作停止状態になる。
このカウンタ1に対し、プリセット回路5から初期値J
1〜JNを設定することができ、更にカウンタ1の計数
値が零の状態になると、端子6にパルスCOを出す。
カウンタ1の計数段1〜Nの各出力はデコーダ8へ供給
され、デコーダ8では入力された2准将号を2N個の出
力端子91〜9Pの1個を選択してこれに出力を出す。
従ってカウンタ1にクロックが入力されるごとに一定の
順序で次々と出力端子9、〜9P’を一つずつ選択して
出力する。
一方入力回路10はカウンタ1の最大計数値を設定する
もので2進N個の設定入力端子111〜11Nの入力状
態を保持し、その2准将号を2N個の出力端子121〜
12Pの1個を選択するデコーダである。
入力回路10の出力端子12□〜12Pの各出力は出力
回路15の電圧発生群161〜16pにそれぞれ対応し
て供給され、入力回路10からの入力に応じて電圧発生
群161〜16Pの1つのみが動作可能になる。
この出力回路15にはデコーダ8の各出力端子9.〜9
Pも供給され、カウンタ1の計数動作によりデコーダ8
の出力端子が順次1つずつ選択されるが、その選択に伴
って出力回路中の有効となっている1つの電圧発生群中
の各電圧発生部より順次電圧が発生する。
その各電圧発生群はその各電圧発生部が順次選択される
とその発生する電圧は正弦波状に変化するように各電圧
発生部が選定される○ 例えば第2図に示すように端子9、〜9pにそれぞれ接
続された列導線と、端子12□〜12Pにそれぞれ接続
された行導線とが交叉して配され、これ等導線の各交叉
点においてその列導線と行導線を入力とするアンド回路
171□〜17PPが設けられ、これ等アンド回路17
,1〜17PPの各出力によりそれぞれゲート1811
〜18PPが開らかれ、各ゲート1811〜i sPP
はこれが開けら・れると電圧端子1911〜19PPに
与えられた電圧が出力端子20への供給される。
アンド回路17、ゲート18、電圧端子19により各電
圧発生部を構成し、電圧発生群16、〜16Pはその添
字の数だけ電圧発生部を具備する。
つまり例えば電圧発生群164は4個の電圧発生部より
なる。
しかし各電圧発生群において、その電圧端子19〜19
nn(nは1 1〜pの任意の整数)は順次正弦波的に異なる値■n1
〜■nnに選定され、この変化は正弦波の半周期分とさ
れる。
電圧発生群16 の各電圧端子19n1〜19nnの電
圧■。
1〜■nnの例を第3図に示す。
カウンタ1は入力回路10の設定値になるごとにダウン
カウント状態にされる。
このため入力回路10の出力端子12□〜12Pの各出
力と、デコーダ8の出力端子91〜9Pの各出力との論
理積がアンド回路22□〜22Pにてそれぞれとられ、
アンド回路221〜22Pの出力はノア回路23を通じ
てフリップフロップ24のセット端子へ供給される。
よって入力回路10よりの設定値とデコーダ8よりの入
力とが等しくなると、アンド回路221〜22Pの1つ
から出力が生じてフリップフロップ23がセットされる
よってフリップフロップ24のQ出力が低電圧により、
これが端子2に与えられているため、カウンタ1はアッ
プカウントよりダウンカウントに転する。
このダウンカウントが進みカウンタ1が零になると、上
述したように端子6にパルスが発生してフリップフロッ
プ24がリセットされ、カウンタ1はアップカウント状
態になる。
アップまたはダウンカウントを切替える最大計数値を求
めるにはこの実施例に示す場合に限らず、可逆カウンタ
1の出力をある固定された設定値と直接照合して求めて
もよい。
また電圧発生部のマトリックスはnが決定されれば一群
だけでもよく、この場合においても正弦波発生装置(端
子4)に入力されるクロック周波数を変えることによっ
て、出力正弦波の周波数を第1図実施例と同様、低歪率
で変えることか可能である。
なお、この実施例における論理回路は全て正論理で動作
しているが、負論理でも動作させるように構成してもよ
いことは当然のことである。
上述の構成から理解されるように、カウンタ1は端子3
からの制御入力信号STが低電圧になると、動作を開始
し、プリセット回路5の設定値からクロックのたびにア
ップカウントし、よってデコーダ8の出力端子が一つず
つ選択され、これに伴って出力回路15は入力回路10
からの設定値により選別された1つの電圧発生群の電圧
発生部よりの電圧が次々と出力される。
カウンタ1の計数値が入力回路10の設定値になると、
カウンタはダウンカウント状態になり、この計数動作に
よりカウント値が零になると、カウンタは再びアップカ
ウント状態になる。
従ってカウンタ1は零と設定値nとの間を往復動作する
ことになり、端子4からのクロックの周期をtとすると
カウンタ1の往復周期Tは となる。
そのカウンタ1の往復動作により、選ばれた電圧発生群
の各電圧発生部からの電圧を順次取出すことを繰返す。
よって出力端子20には正弦波状の電圧が得られる。
この出力正弦波の瞬時位相をθ。
iどすると、となる。
V ・=K sinθni+に2 旧 I K1.に2は任意の定数 次に出力正弦波の周波数foは入力クロックの周波数を
fcとすると となる。
入力回路10の設定値nを選定することによって任意の
周波数波の正弦波出力を得ることが可能となる。
カウンタ1、デコーダ8、入力回路10、出力回路15
、その他の回路は半導体集積回路として著しく小さく作
ることができ、入力クロックが安定していれば出力正弦
波も安定したものになる。
出力は正弦波であり、高調波成分が少なく、歪率が小さ
いものになる。
また出力回路15は正弦波の半周期に相当する互に異な
る電圧源によって構成するものであるから、正弦波の一
周期に相当する電圧源を設ける場合と比較すれば、電圧
源の数を半減させることができ安価に作ることができる
効果が得られる。
更にプリセット回路5によりカウンタ1の初期値を設定
することにより出力波形のスタート電圧を決めることが
できる。
即ち希望するスタート電圧に相当するカウント数、例え
ば中央値ならn/2に対応する2准将号を初期設定端子
J1〜JNに設定しておき、カウント開始時にカウント
1に読込むことによって任意の電圧より正弦波出力を開
始させることができる。
【図面の簡単な説明】
第1図はこの発明による正弦波発生装置の一実施例を示
すブロック図、第2図は出力回路の構成例を示すブロッ
ク図、第3図はカウンタのカウント数又は電圧端子と出
力電圧との関係を示す曲線図である。 1・・・可逆カウンタ、4・・・クロック入力端子、5
・・・プリセット回路、8・・・デコーダ、10・・・
入力回路、15・・・出力回路、16.〜16P・・・
電圧発生群、20・・・出力端子。

Claims (1)

    【特許請求の範囲】
  1. 1 クロックを計数する可逆カウンタと、そのカウンタ
    の計数値をデコードするデコーダと、上記可逆カウンタ
    の最大計数値を設定する回路と、上記可逆カウンタが上
    記最大計数値と最小計数値の間を往復的に繰返して計数
    動作させる手段と、正弦波の半周期に相当する順次異な
    る電圧源を有し上記カウンタの往復計数動作における上
    記デコーダの各出力により上記電圧源の電圧を選択して
    取出し正弦波的に順次異なる値の電圧を発生する手段と
    を具備してなる正弦波発生装置。
JP50061365A 1975-05-21 1975-05-21 セイゲンハハツセイソウチ Expired JPS5826202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50061365A JPS5826202B2 (ja) 1975-05-21 1975-05-21 セイゲンハハツセイソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50061365A JPS5826202B2 (ja) 1975-05-21 1975-05-21 セイゲンハハツセイソウチ

Publications (2)

Publication Number Publication Date
JPS51136273A JPS51136273A (en) 1976-11-25
JPS5826202B2 true JPS5826202B2 (ja) 1983-06-01

Family

ID=13169051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50061365A Expired JPS5826202B2 (ja) 1975-05-21 1975-05-21 セイゲンハハツセイソウチ

Country Status (1)

Country Link
JP (1) JPS5826202B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4888924A (ja) * 1972-02-22 1973-11-21
JPS5024055A (ja) * 1973-07-04 1975-03-14

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4888924A (ja) * 1972-02-22 1973-11-21
JPS5024055A (ja) * 1973-07-04 1975-03-14

Also Published As

Publication number Publication date
JPS51136273A (en) 1976-11-25

Similar Documents

Publication Publication Date Title
JPH04336308A (ja) マイクロコンピュータ
US4354124A (en) Digital phase comparator circuit
CN107528567A (zh) 注入锁定振荡器及包括其的半导体器件
WO2012035941A1 (ja) 分周回路およびそれを備えたpll回路並びに半導体集積回路
US5606293A (en) Clock generator for microcomputer having reduced start-up time
US4075827A (en) Adjustable circuit for an electronic timepiece
JPH0622556A (ja) Pwmパターン発生回路
JPS5826202B2 (ja) セイゲンハハツセイソウチ
US3746891A (en) Digitally controlled sine wave generator
JP2004032586A (ja) 逓倍pll回路
JPH1198007A (ja) 分周回路
JPS5922192B2 (ja) リセツト解除時に生ずる時間誤差を補償する時計用回路
JPH08274635A (ja) 位相ロック回路
JP2636835B2 (ja) 周波数制御回路
JPH03758Y2 (ja)
KR930003014B1 (ko) 정전압 정주파수 인버터 베이스 신호 발생회로
JP2754005B2 (ja) 多相パルス発生回路
JPS59168715A (ja) 三角波発生回路
JP2002176343A (ja) 半導体集積回路装置
JPS6128422Y2 (ja)
JPH08107338A (ja) 周波数変換回路
JPH10261953A (ja) 奇数分周クロック発生回路
JPH09312566A (ja) クロック発生回路
JPH0242815A (ja) 高調波低減パルス幅変調波形成回路
JPS59132219A (ja) 発振回路