JPS5825032B2 - サイリスタ変換装置のバイパスペア制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は複数のサイリスタを直列接続したサイリスタバ
ルブで構成されるサイリスタ変換装置のバイパスペア制
御装置に関する。

近年、サイリスタバルブで構成されるサイリスク変換装
置の始動、停止の運転制御方法としてバイパスペア方式
が採用されている。

バイパスペアとは、例えば第１図に示すように、各校に
Ｘ相はサイリスタＳＸ、〜５Ｘｏ１Ｙ相はＳＹ、〜５Ｙ
ｏＺ相はＳＺ、〜ＳＺｏ以下同様にＷ相はＳＷ、〜ＳＷ
ｏから成るサイリスタバルブを有するサイリスタ変換装
置において、Ｕ相とＸ相、■相とＹ相またはＷ相とＺ相
の対を称し、この対のサイリスタ全部に同時にゲート電
圧を印加することにより直流側からみた合成インピーダ
ンスを零とすることができ、また直流電流による回路エ
ネルギを吸収し、サージ電圧の発生を防止することがで
きる。

更に多数直列のサイリスクブリッジ群の始動、停止、故
障停止等の運転制御を容易に行なうことができる。

各相のサイリスクバルブが多数個の直列接続サイリスタ
により構成されている場合、対の相に同時に印加される
ゲートパルス（以下これをペアパルスと称する）を連続
的に印加している際、詳しくは後述するが主回路電流が
零となった後にペアパルスをしゃ断すると（つまり、主
回路電流が零となったのちもペアパルスが供給され、そ
の後にしゃ断されても）、サイリスタバルブ内部で部分
転流失敗を生じ、その結果サイリスタバルブを構成する
各サイリスタの電圧分担の不平衡を生じてサイリスタを
破壊するおそれがある。

また従来このバイパスペアを主回路電流とは無関係にこ
れを使用しているため、通常時の停止または故障時の停
止制御の際主回路電流が零となった後にベアパルスがし
ゃ断されるとバイパスペアの使用に危険が伴ない使用困
難である。

従来のバイパスペア方式について具体的に説明すると、
第２図において、事故時にバイパスペア指令信号Ｃ８に
より、Ｒ，Ｓ、Ｔ端子ζこ入力する同期信号ＳＳと共に
バイパスペア選択回路１によりペア相が選択される。

これにより他の相のパルス力釦ツクされると同時に、ペ
ア相（第２図では■あるいはＹ相がペア相となっている
）にペアパルスが供給される。

一定時限（Ｔ秒）後ゲートブロック指令信号ＢＳが入力
し、ペアパルスもロックされる。

第３図においてこのときの各タイミング波形を示す。

Ｓｌは故障信号、Ｓ２はシフト信号、Ｓ３はペアパルス
しゃ断信号、Ｕ、Ｚ、Ｖ、Ｘ。

Ｗ、Ｙはゲートパルス信号（すなわちペアパルス）およ
びＩＤＣは直流電流をそれぞれ示すものである。

一定時間（Ｔ秒）後にペアパルスＳ４Ｖ、Ｓ４Ｙがロッ
クされると、ペア相のサイリスタＳ■、・・・ｓｖｏ、
ｓｙ、・・・ＳＹｏは一斉にターンオフとなるはずであ
るが、実際にはそうはならない。

各サイリスタには特性（特にこの場合、ターンオフ時間
）のバラツキが必ずあるからである。

したがって、この時点では早くターンオフしたサイリス
タと、依然としてターンオフに到らないサイリスタとが
直列状態で混在することとなる。

その結果、早くターンオフしたサイリスタに集中的に印
加され、当該サイリスタは過電圧により破壊してしまう
ことになる。

これを、部分転流失敗という。なお、この場合破壊に至
らしめる電圧というのは電源からの電圧であり、サイリ
スク変換装置はＹ形３相平衡負荷であるから相電圧であ
る。

この現象と主回路電流ＩＤＣの存在の有無との関係は次
のように説明される。

すなわち、上述しり如＜ペアパルス５４ＶＩＳ４Ｙがロ
ックされる時点ではすでに主回路電流ＩＤＣは流れてい
ない。

主回路電流■ＤｃはいわばサイリスタＳ■１・・・ＳＶ
、。

ＳＹ、・・・ＳＹｏの保持電流以上の値をもつ定常的に
流れる電流であるのに対し、この時点で流れる電流は負
荷側回路エネルギにより流れる電流である力ら過渡的な
ものであり、ペアパルス５４ＶＩＳ４Ｙが与えられたと
しても充分点弧されるに足る値とは限らない。

このことが上述の特性のバラツキと相まって、相対的に
特性のよいサイリスタに電圧の集中印加を生ぜしめるこ
ととなる。

そこで、本発明は、各相のアームが複数の直列サイリス
タで構成されたサイリスタ変換装置において、バイパス
ペア運転の解除制御の条件に主回路電流が連続的に流れ
ていることを１つの制御要素としてバイパスペア制御を
行うようにした制御装置を提供することを目的とする。

主回路電流が連続的に流れているということは、ペア相
の各サイリスタバルブには充分な保持電流が流れている
ことである。

また、主回路電流が連続的に流れているということは、
ペア相以外の相のサイリスタバルブにもゲートパルスが
与えられていることであるから、ペア相のサイリスタに
確実に逆電圧が印加され、異常に特性のバラツキがある
場合はともかく、速やかにターンオフとなる。

このようなことから、一部のサイリスタバルブにのみ電
圧が集中して破壊するような事態を防止することができ
るのである。

ただし、主回路電流が連続的に流れているといっても、
通常運転時のままの大きさの電流が流れている状態でバ
イパスペアに投入することは、ペア相の平均電流が大と
なり、それに耐えるだけの定格のサイリスタバルブを使
用しなければならないという不都合が生じるから、主回
路電流が適当な値に減衰してきた時点で投入すべきであ
る。

以上の点を考慮した本発明によるバイパスペア制御装置
の実施例を以下に図面に基づいて説明する。

第４図において、主回路電流ＩＤＣをレベル検出回路２
（基準レベルＩ、）によりレベル検出し、その検出信号
とバイパスペア指令信号Ｃ８との論理積をＡＮＤ回路３
によりとる。

このＡＮＤ回路３の出力信号Ｓ５によりバイパスペア選
択回路１を動作させて、ペア相の選択を行なうことによ
り投入制御を行なう。

また同じく主回路電流ＩＤＣをレベル検出回路４（基準
レベル■２）によりレベル検出し、その検出信号とゲー
トブロック指令信号ＢＳとの論理和をオア回路５により
とり、この出力信号をペアパルスロック信号Ｓ３として
解除制御を行なう。

すなわち、ペアパルスロック信号Ｓ３をノット回路６を
介して各ペア相の回路に設けた各アンド回路７１ ＋
７２ ＋ ７３’こ入力させ、その出力を零とする。

第５図は本発明のバイパスペア制御装置による故障停止
の際の一制御例における各部信号のタイミングを示すも
ので、以下ゲートシフト失敗の場合につき説明する。

レベル検出回路２はＩＤＣ＞Ｉ、で論理信号″′八へベ
ル検出回路４はＩＤＣ＞Ｉ２で論理信号″′０“となる
ようにそれぞれ設定されている。

ゲートシフト後Ｔ１秒後にバイパスペア指令信号Ｃ８が
入力する。

このときＩＤＣ＞Ｉ、であると、アンド回路３の出力信
号Ｓ５１こよりバイパスペア選択回路１が動作し、一方
ゲートブロック信号ＢＳ及びレベル検出回路４の出力が
共に０“であるのでノット回路６の出力が１“となりア
ンド回路７１．７□。

７３の各入力の一端が＠１”となるため例えばバイパス
ペア選択回路１がペア相をＶ及びＹに選択すればサイリ
スタＳＹ、〜ＳＹｏ及びサイリスタＳ■。

〜Ｓｖｏに同時にペアパルスが印加される。

この時信号Ｓ５で通常運転のゲート信号Ｕ、Ｖ・・・・
・・Ｚがしゃ断される。

■相とＹ相によってバイパスペアに入ると主回路電流Ｉ
ＤＣは次第に減少し、ＩＤＣ−Ｉ２となるレベル検出器
４の出力が″１“となるためノット回路６の出力が′０
“、従ってアン回路７□の出力が加“となりペアパルス
がしゃ断され解除制御が行なわれる。

ペアパルスがしゃ断された時点では主回路電流ＩＤＣは
けぼＩ２でこの電流は次第に減少して零となる。

このように主回路電流ＩＤＣが成る程度流れている状態
でペアパルスをしゃ断すれば、サイリスタを破壊するこ
となくバイパスを停止出来る。

つまり、直列サイリスク素子に逆方向電圧が印加される
ため、各素子に多少の特性のバラツキがあっても強制Ｏ
ＦＦサレ、ペアパルスもないので全サイリスタが速やか
ζこＯＦＦとなり、電圧印加が集中することを防止でき
るからである。

前述説明はゲートシフトが失敗した時の説明であるが、
例えば故障時、ゲートシフトを行い正常に動作すれば主
回路電流ＩＤＣは第５図に点線で示すように急激に減少
するため、バイパスペア指令Ｃ８が出されても、時刻Ｔ
１後には主回路電流ＩＤＣは■、より小さいためレベル
検出回路２の出力は′０“となりバイパスペアが行われ
ない。

シフト信号が出されてからＴ、＋Ｔ２後にゲートブロッ
ク信号ＢＳにより各ゲートパルスＵ、Ｖ・・・・・・Ｚ
はしゃ断されることになる。

尚前述説明では主回路電流ＩＤＣは、これは変圧器の一
次あるいは二次側から取り出した交流電流を使用しても
よい。

本発明による高圧直流装置のバイパスペア方式は、主回
路電流（こよりバイパスペアの投入または解除制御を行
なうことにより以下に述べる種々の利点を有する。

すなわち、バイパスペア指令と主回路電流の連続の条件
を加味し、または一定レベルの主回路電流を基準として
バイパスペアの投入、解除を行うことにより直列サイリ
スタ群内部における電圧分担の不平衡を防止し、部分転
流失敗によるサイリスタの破壊を防止することができる
。

また事故電流の処理の際、その電流の大きさにより投入
時期を制御することにより、不必要にバイパスの投入を
行なうことなく、またゲートシフト失敗の場合にバイパ
スペアの使用が可能となり、事故電流を安定ζこ処理す
ることができる。

また通常の停止において電流の大きさに応じて投入時期
を制御することにより、ペアパルプ等に大電流を流すこ
となく、その定格は小容量のもので足る。

以上、本発明によるバイパスペア方式により、従来危険
視されていたバイパスペアの使用が安全かつ効率よく行
なえることとなる。

【図面の簡単な説明】

第１図は一般的なバイパスペアを示す電気的結線図、第
２図は従来のバイパスペア方式を説明するための電気的
結線図、第３図は同じくその各部信号のタイミングを示
す波形図、第４図は本発明の一方式を示す電気的結線図
、第５図は同じくその制御タイミングを示す各部波形図
である。 １・・・・・・バイパスペア選択回路、２，４・・・・
・・レベル検出器、３，７・・・・・・アンド回路、５
・・・・・・オア回路、６・・・・・・ノット回路、Ｓ
Ｓ・・・・・・同期信号、Ｃ８・・・・・・バイパスペ
ア指令信号、ＢＳ・・・・・・ゲートブロック指令信号
、Ｓ、・・・・・・故障信号、Ｓ２・・・・・・シフト
信号、Ｓ３・・・・・・ペアパルスしゃ断信号、ＩＤＣ
・・・・・・直流電流。

Claims (1)

1. 【特許請求の範囲】 １ 複数のサイリスタが直列接続されたサイリスクバル
   ブからなるサイリスク変換装置のバイパスペア制御装置
   において、 予め主回路の直流電流レベルが零にならない範囲内で設
   定された第１の基準レベルより前記直流電流レベルが高
   いとき第１検出信号を出力する第２レベル検出器と、 予め前記直流電流レベルが零にならない範囲内で設定さ
   れ、かつ、第１の基準レベルより低く設定された第２の
   基準レベルより前記直流レベルが低いとき第２の検出信
   号を出力する第２レベル検出器と、 外部からのバイパスペア指令信号と前記第１検出信号の
   タイミングが一致したとき、外部からの同期信号に基づ
   いてペア相を選択するペアパルス信号を出力するバイパ
   スペア選択回路と、前記第２検出信号が生じたとき前記
   ペアパルス信号の出力を禁止する信号を出力する第１の
   ゲート回路と、 前記禁止信号を受けてペアパルス信号の出力を禁止する
   第２のゲート回路と、 を備えたことを特徴とするサイリスタ変換装置のバイパ
   スペア制御装置。