JPS5824812B2 - 入出力装置管理方式 - Google Patents

入出力装置管理方式

Info

Publication number
JPS5824812B2
JPS5824812B2 JP53117147A JP11714778A JPS5824812B2 JP S5824812 B2 JPS5824812 B2 JP S5824812B2 JP 53117147 A JP53117147 A JP 53117147A JP 11714778 A JP11714778 A JP 11714778A JP S5824812 B2 JPS5824812 B2 JP S5824812B2
Authority
JP
Japan
Prior art keywords
input
output device
processor
access
management table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53117147A
Other languages
English (en)
Other versions
JPS5543682A (en
Inventor
長谷川秋治
鈴木泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53117147A priority Critical patent/JPS5824812B2/ja
Publication of JPS5543682A publication Critical patent/JPS5543682A/ja
Publication of JPS5824812B2 publication Critical patent/JPS5824812B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明はストアードプログラム制御力式によるデータ処
理装置のバス結合入出力装置管理方式に関するものであ
る。
最近技術革新の目ざましいマイクロプロセッサ等のスト
アードプログラム制御によるデータ処理装置が各種の制
御装置等に盛んに用いられている。
今やマイクロプロセッサは、集積回路技術の進渉により
、一つのパッケージに必要なあらゆる機器が集積されて
おり、経済的にも安価で入手可能で小形、小規模な制御
装置にも使用出来る様にな−て来た。
一般にマイクロプロセッサ等をそのデータ処理制御の中
枢として用いる場合、入出力装置とプロセッサとの間は
、アドレス・データ等の共通信号線、すなわちバスを介
してメモリと同等の扱いでアクセスすることの出来るメ
モリーインターフェースを用いている。
このインターフェースバスすなわち共通バスは、信号線
として、アドレス信号線(読出し、書込みのモード指定
制御線を含む)プロセッサと入出力装置とを連絡してそ
の起動制御を行なうためのスl−ローブ信号線、データ
信号線及びストローブ信号に対する入出力装置からの応
答を示すレディ信号を転送するレディ信号線などを備え
ている。
第1図は従来のメモリーインタフェースを用いたデータ
処理装置1のブロック図である。
プロセッサ2は共通バス(ストローブ信号線5、アドレ
ス信号線6、レディ信号線γ、データ信号線8)により
、メモリ3、入出力装置4−1〜4−nと接続されてい
る。
プロセッサ2は、共通バスを介してメモリ3からプログ
ラムを読出し、これを内部で解読し、その内容に応じて
入出力装置4−1〜4− nに対してデータを出力し、
プラント機器9に対して各種の制御を行なう。
また、プラント機器の各種状態、監視情報等は入出力装
置4−1〜nから入力し、プロセッサ2でデータ処理の
後メモリ3に格納する。
共通バスは前述のようにメモリインターフェースであり
、この時プロセッサー2とメモリ3間、あるいはプロセ
ッサー2と入出力装置4−1〜n間のデータの授受は、
共通バスのストローブ信号線5上のストローブ信号と、
その応答であるレディ信号線7上のレディ信号との相互
応答により行なわれる。
これをタイムチャートで示したのが第2図である。
すなわち共通バスを用いたデータ転送手順は、先ずプロ
セッサー2がアドレス信号、データ信号(書込み動作の
場合のみ)に続いてストローブ信号を出力する。
前記アドレス信号により指定されたメモリ3または入出
力装置4−1〜nが先のストローブ信号を受け、この応
答としてプロセッサー2へレディ信号を返す。
レディ信号を受けたプロセッサー2はストローブ信号を
落し、この応答としてメモリ3または入出力装置4−1
〜nが今まで出力していたレディ信号を落す。
これをプロセッサー2が確認すれば一回のデータ転送が
終結される。
以上の様に、一連のストローブ信号とレディ信号の応答
が正しく終了したときに初めて、プロセッサー2は次の
データを転送できる状態になる。
ここで問題となるのは、第2図のタイムチャートでも明
らかな様に、アドレスにより指定されたメモリ3あるい
は入出力装置4−1〜nが何らかのハード故障によりレ
ディ信号をプロセッサ2へ返せなかった場合は、プロセ
ッサ2はレディ信号の応答待のままデッドロックとなり
、装置はシステムダウン表なる。
同様に、データ処理装置1の稼働中に、入出力装置4−
1〜nのいずれかが共通バスから切り離された入出力装
置に対してプロセッサ2がアクセスを行なった場合にも
システムダウンとなる。
従来装置ではこの様な場合、タイマー等を用いてシステ
ムダウンのアラームを外部(オペレータ)に出力して警
報するか、あるいは疑似のレディ信号を発生させてスト
ローブ信号を落とし、プロセッサー2の処理を次のステ
ップに進めていた。
しかしながら、このような従来方式では疑似レディ信号
を発生させる結果、誤りを含むデータがそのままその後
の制御に利用されてしまうことになるばかりでなく、ど
の入出力装置が故障しているかの特定に手数と時間がか
かる欠点がある。
本発明は、上記従来装置の欠点を除去したもので、入出
力装置の一つが故障した場合に誤りを含むデータが転送
されたことをプロセッサーに知らせてその無効処理を行
なわせると共に、プロセッサーの処理としては当該入出
力装置を切り離し、健全な入出力装置のみでの部分運転
(フォールバック運転)を可能とし、また予じめ設定ス
イッチによりある入出力装置の活殺を指定することによ
り、ユニットあるいは装置電源を切ることなく活線にて
入出力装置をバスから切離しまたは接続を容易に可能と
するような入出力装置管理方式を提供するものである。
このために、本発明では、メモワインターフエレスにお
いて、プロセッサからストローブ信号を出力した後、入
出力装置からのレディ信号応答待のときに、何らかの原
因(入出力装置の故障、あるいはバスからの物理的な切
離し)でいつまでもレディ信号応答がなかった場合には
、プロセッサ側でレディ信号応答待のタイムアウト検出
を行ない、タイムアウト時に疑似レディ信号を生成して
その回のデータ転送アクセスを終了させるとともに、プ
ロセッサに対する割込信号を生成し、この割込処理によ
り、その時のデータ転送アクセスは異常のまま終了した
ことを処理内容に反映させるまた、その時のアクセス当
該入出力装置が設定スイッチによりバスに実装指定とな
っていた場合はその入出力装置の異常を表示する。
さらに本発明では、設定スイッチの設定により、入出力
装置のバスへの接続あるいは切離し指定を行ない、この
情報を処理内容に反映させることにより、装置の処理に
じよう乱を与えることなく入出力装置の増設、改造を可
能としている。
第3図は本発明の一実施例を示すデータ処理装置のブロ
ック図である。
ここで10はワンショットマルチバイブレーク(以下O
8Mと略す)、11はアンゲート、12はオアゲートを
示す。
また15はアンドレスデコーダ及びストローブ信号を受
けてレディ信号を生成するためのタイミング制御部、1
3は入出力装置の接続、切離し設定のための設定スイッ
チであり、入出力装置の数だけ設けである。
14は入力ゲート、16はレジスタ及び表示器ドライバ
ー、17は表示器であり、入出力装置4−1〜nの各々
状態つまりプロセッサからのアクセス処理が可能か否か
を表示するためのもので入出力装置の数だけ各々に対応
して設けている。
今フロセッサ2からメモリインターフェースで結合され
ている入出力装置−例えば4−1に対してデータ読取り
のアクセスを行なった場合を考えてみる。
プロセッサ2は、アドレス信号線6に入出力装置4−1
のアドレス信号を出力し、続いてストローブ信号線5に
ストローブ信号を出力する。
入出力装置4−1は、それが正常であれば、ストローブ
信号を受けとると、指定されたアドレスに対応するデー
タをデータ信号線8に出力すると共に、ストローブ信号
に対する応答としてレディ信号をプロセッサ2へ出力す
る。
−力、入出力装置4−1が故障でレディ信号の応答を返
すことが出来ない場合は、一定時間経過後に08M10
が働き、アンドゲート11を経てプロセッサ2に対し割
込信号INを発するとともに、オアゲート12から疑似
レディ信号をプロセッサ2に返し、入出力装置4−1か
らのテーク読取りアクセスを終了に持込む。
この時読取ったデータは、入出力装置4−1が正常に動
作しなかったため、誤ったデータであり処理上は無効扱
いにする必要がある。
プロセッサ2には割込信号INが入力されているので、
プロセッサ2は続いて割込処理に移る。
この処理の中で、その直前の入出力装置4−1とのデー
タ読取アクセスが失敗に終ったことを認識して、その読
取データの無効処理をする。
前記のアクセス失敗の判定はまた、例えばアンドゲート
11からの割込信号を適当なレジスタに書込んでおき、
つぎのアクセス開始前に必ずそのレジスタを読取るよう
にすることによっても行なうことができる。
前記無効処理と同時に入出力装置4−1が故障であるこ
とを他の適当な入出力装置を経由してオペレータに対す
る警報きして出力する。
さらにレジスタ及び表示器ドライバー16に当該入出力
装置異常信号をセットして表示器17に表示する。
これによりオペレータは、どの入出力装置が異常であっ
たかを表示器17の点灯状態により直ちに認識可能であ
る。
前記警報及び表示は、いぜれか−力のみでも良いことは
明らかである。
また入出力装置のいずれかを共通バスから切り離したり
、あるいは共通バスに接続する場合は、個々の入出力装
置に対応して設けた設定スイッチ13を自動または手動
的に操作し、その内容を読取らせることによりプロセッ
サ2で実行する処理プログラムに、どの入出力装置がア
クセス可能かを認識させることができる。
これによりアクセス不可の入出力装置は、アクセス処理
を行なわせない様にして、その入出力装置をバスから切
離すことが出来る。
またある入出力装置のバスへの接続も、切離しと逆の手
順で、全く同じように可能である。
以上では、主にハードウェア面から本発明の制御力式を
説明して来たが、−カソフトウエアサポートの処理流れ
図及び手順を示したのが第4〜7図である。
すなわち第4図の流れ図は、設定スイッチ13の内容を
読取り、その読取った情報をメモリ内に第5図に示す様
な入出力装置管理テーブルAとして格納しておく手順を
示している。
例えば設定スイッチ13をONにした時は、これに対応
する入出力装置が実装(バスに接続)されており、アク
セス可能であると仮定するさ、この内容は管理テーブル
Aの該当ビット位置にデータ゛1゛として格納される。
従って処理プログラムは、入出力装置をアクセスする前
に管理テーブルAの該当ビット位置の内容を参照するこ
とによりアクセス可能(バスに接続されている)か否(
バスから切離されている)かを認識することが出来る。
尚第4図に示した管理テーブルAの登録(リフレッシュ
)をある一定周期ご七に起動させる様にしておき、その
周期を適当に選んでおけば、テーブルAの内容は常にリ
フレッシュされ最新のものとすることが出来る。
第5図に示した管理テーブルAでは、ワードを構成する
個々のビットが1つの入出力装置に対応させられている
したがって各々のビットO〜7のそれぞれのIll、r
OJの状態はそのままそのビットに対応する入出力装置
がアクセス可能か否か(バスから切離されているか否か
)を表わしている。
第6図は、入出力装置の故障状態を登録するための管理
テーブルBを示したもので、入出力装置をアクセスして
異常を検出した時に、その都度異常状態を登録する。
後者の管理テーブルBにおいても、管理テーブルAの場
合と同様に、ワードを構成する個々のビットが1つの入
出力装置に対応させられている。
それ故に、管理テーブルAおよびBにおいて、個々の入
出力装置に割当てるワード≠およびビット位置を合せて
おくき、ビットの状態判定をワード単位で行なうことが
でき、ワードアドレス割出及びビット毎の論理処理等が
容易となる。
以上2つの管理テーブルAとBを用いて行なわれる本発
明の具体的処理手順を第7図に示す。
今伺らかの前段処理に引続いて入出力装置をアクセスし
ようとする場合、先づ、管理テーブルAを参照し当該入
出力装置がアクセス可能か否か、すなわち入出力装置が
実装設定か不実装設定かを判断し、アクセス不可能(不
実装設定)の場合は、アクセスをバイパスして次の後続
処理を実行する(第7図ルートA)。
アクセス可能(実装設定)の場合はアクセス入出力装置
番号を異常処理連絡エリアにセットし、入出力装置のア
クセスに移る。
もしこの時のアクセスが正常に終了出来なかった時は、
先に述べた様に異常割込が発生して割込処理へと分岐す
る。
割込処理では異常連絡エリアにセットされた入出力装置
番号を読出し、これから該当入出力装置の設定スイッチ
の状態を読んで実装設定か否かを判定する。
管理テーブルAの更新(第4図の処理フロー)の後に、
設定スイッチの実装設定から不実装設定への変更が行な
われ、これに引続いて該当入出力装置のアクセス実行に
入った場合には、管理テーブルAの内容は末だ実際の設
定スイッチの内容に更新されていないので、そのままで
は入出力装置の故障と誤認識してしまうことになる。
これを避けるため、異常割込処理の度に真の入出力装置
故障か否かを判断し、管理テーブルAを更新している。
すなわち管理テーブルAが未更新で設定スイッチが不実
装設定の場合は、管理テーブルAの当該入出力装置状態
を不実装に更新するとともに、該当表示器(第3図表示
器17)を点灯して当該入出力装置はアクセス不可であ
ることを表示する。
次にアクセスデータ(例えば入出力装置からの読取デー
タ等)の無効扱い処理をし、後続処理へと進める。
また設定スイッチが実装設定であるのにアクセスが失敗
に終った場合は、明らかに入出力装置の故障であるから
、管理テーブルB上の該描ビット位置に入出力装置異常
を登録するとともに、入出力異常アラーム処理(例えば
ブザーの鳴動警報等)を行ない、続いて前述と同じ様に
表示器の点灯、アクセスデータの無効処理を行なう。
一力、先程の入出力装置アクセス時に異常割込が発生し
なかった場合、すなわち入出力装置アクセスが正常に終
了した場合には、管理テーブルB上の該当入出力装置状
態表示を正常表示にセットるとともに、該当表示器(第
3図、表示器17)を消灯する。
その後は後続処理を継続する。以上から明らかなように
、本発明によれば、メモリインターフェースでバスに接
続された入出力装置のいずれかにアクセス異常が発生し
た場合にも、従来装置の様なシステムダウンを避けるこ
とができ、しかもアクセス異常入出力装置がどれかが一
目で分る異常表示及び警報により直ちに故障入出力装置
の特定が可能となる。
また、プロセツサーによる処理の流れの中で個々の入出
力装置の設定スイッチによる接続、切離しく実装、不実
装)操作が任意に出来る。
このことは例えば、装置全体をオンラインで動作させて
いる間に、装置全体の動作に支障(例えばシステムダウ
ン等)を与えることなしに入出力装置の増設、追加ある
いはメインテナンス等のための切離しが可能となったこ
とを意味する。
本発明の変形例としては、第4〜7図に示した処理流れ
図、及びテーブル構成を変形したものが考えられる。
すなわち、例えば第4および第7図の処理流れ図におい
ても、一部の処理をサブルーチン化したり、あるいは数
個の独立な処理に分割し、それらを組合せ、あるいは各
々を管理プログラムにより制御動作させる方法が考えら
れるが、それらはいずれも本発明の変形構成であり、本
発明の範囲に属するものである。
【図面の簡単な説明】
第1図は従来のデータ処理装置の一般的装置構成を示す
ブ冶ツク図、第2図は入出力装置アクセス時のタイムチ
ャート、第3図は本発明の一実施例を示すブロック図、
第4図は本発明に用いられる管理テーブルAのリフレッ
シュ処理の流れ図、第5図は本発明に用いられる管理テ
ーブルAの構成例図、第6図は本発明に用いられる管理
テーブルBの構成例図、第7図は本発明の一実施例であ
る入出力装置管理方式の流れ図である。 1・・・・・・データ処理装置、2・・・・・・プロセ
ッサ、3・・・・・・メモリ、4−1〜4−n・・・・
・・入出力装置、5・・・・・・ストローブ信号線、6
・・・・・・アドレス信号線、7・・・・・・レディ信
号線、8・・・・・・データ信号線、9・・・・・・プ
ラント機器、13・・・・・・設定スイッチ、15・・
・・・・タイミング制御部、17・・・・・・表示器、
IN・・・・・・割込信号。

Claims (1)

  1. 【特許請求の範囲】 1 入出力装置が共通バスを介してプロセッサに接続さ
    れており、プロセッサからのアクセスに対する入出力装
    置からの応答が予め定められた時間内に発生されない場
    合には疑似応答を発生させて当該アクセスを終了させる
    ようにされた入出力装置管理方式であって、各入出力装
    置の共通バスへの実装、不実装をあられす設定手段と管
    理テーブルとを設け、プロセッサからのアクセス時に疑
    似応答を発生したときはプロセッサに信号を供給して当
    該アクセスによるデータの無効処理をすると共に、アク
    セスされた入出力装置に対応する設定手段の状態を読出
    して当該入出力装置が実装されているか否かを検出し、
    実装されているときは当該入出力装置の異常表示および
    警報の少なくとも1方を行ない、また、不実装のときは
    前記管理テーブルに当該入出力装置の不実装を登録して
    前記管理テーブルを更新することを特徴とする入出力装
    置管理方式。 2 入出力装置が共通バスを介してプロセッサに接続さ
    れており、プロセッサからのアクセスに対する入出力装
    置からの応答が予め定められた時間内は発生されない場
    合には疑似応答を発生させて当該アクセスを終了させる
    ようにされた入出力装置管理方式であって、各入出力装
    置の共通バスへの実装、不実装をあられす設定手段と管
    理テーブルとを設け、プロセッサからのアクセス時に前
    記管理テーブルを参照し、管理テーブルの内容が不実装
    の場合には当該アクセスを中止して後続処理に移行し、
    一方管理テーブルの内容が実装であって疑似応答を発生
    したときは、プロセッサに信号を供給して当該アクセス
    によるデータの無効処理をすると共に、アクセスされた
    入出力装置に対応する設定手段の状態を読出してその実
    装、不実装を検出し、実装のときは当該入出力装置の異
    常表示および警報の少なくとも1力を行ない、不実装の
    ときは管理テーブルに当該入出力装置の不実装を登録し
    てこれを更新することを特徴さする入出力装置管理方式
    。 3 個々の入出力装置の実装、不実装を表示するように
    したことを特徴とする第2項記載の入出力装置管理方式
JP53117147A 1978-09-22 1978-09-22 入出力装置管理方式 Expired JPS5824812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53117147A JPS5824812B2 (ja) 1978-09-22 1978-09-22 入出力装置管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53117147A JPS5824812B2 (ja) 1978-09-22 1978-09-22 入出力装置管理方式

Publications (2)

Publication Number Publication Date
JPS5543682A JPS5543682A (en) 1980-03-27
JPS5824812B2 true JPS5824812B2 (ja) 1983-05-24

Family

ID=14704618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53117147A Expired JPS5824812B2 (ja) 1978-09-22 1978-09-22 入出力装置管理方式

Country Status (1)

Country Link
JP (1) JPS5824812B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411880B2 (en) 2017-01-13 2022-08-09 Nec Corporation Connection management unit and connection management method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60217402A (ja) * 1984-04-11 1985-10-31 Matsushita Electric Works Ltd シ−ケンサ
JPS61296436A (ja) * 1985-06-25 1986-12-27 Sanyo Electric Co Ltd 電子機器
JPH0727478B2 (ja) * 1985-08-13 1995-03-29 日本電気株式会社 情報処理周辺装置付加機能チェック方式
JPS63282865A (ja) * 1987-05-15 1988-11-18 Nec Corp 入出力回路
JPS6468858A (en) * 1987-09-09 1989-03-14 Nec Corp Microprocessor peripheral circuit
JPH0530197Y2 (ja) * 1988-11-29 1993-08-02
JP2003330905A (ja) 2002-05-14 2003-11-21 Nec Corp コンピュータシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938531A (ja) * 1972-08-09 1974-04-10
JPS4975238A (ja) * 1972-11-22 1974-07-19
JPS5016445A (ja) * 1973-06-11 1975-02-21
JPS5140045A (en) * 1974-10-02 1976-04-03 Hitachi Ltd Seigyosochino eraajohoshitsuryokuhyojihoshiki
JPS52107741A (en) * 1976-03-08 1977-09-09 Hitachi Ltd Peripheral control unit
JPS5339018A (en) * 1976-09-22 1978-04-10 Nec Corp Detection control device for input spurious code

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938531A (ja) * 1972-08-09 1974-04-10
JPS4975238A (ja) * 1972-11-22 1974-07-19
JPS5016445A (ja) * 1973-06-11 1975-02-21
JPS5140045A (en) * 1974-10-02 1976-04-03 Hitachi Ltd Seigyosochino eraajohoshitsuryokuhyojihoshiki
JPS52107741A (en) * 1976-03-08 1977-09-09 Hitachi Ltd Peripheral control unit
JPS5339018A (en) * 1976-09-22 1978-04-10 Nec Corp Detection control device for input spurious code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411880B2 (en) 2017-01-13 2022-08-09 Nec Corporation Connection management unit and connection management method

Also Published As

Publication number Publication date
JPS5543682A (en) 1980-03-27

Similar Documents

Publication Publication Date Title
KR100932057B1 (ko) 피엘씨
JPS5824812B2 (ja) 入出力装置管理方式
NL9000692A (nl) Duplex-computerstelsel.
JP2768693B2 (ja) 2台のプロセッサを有するコンピュータシステムを監視する装置
JP3127941B2 (ja) 二重化装置
JP2003081546A (ja) エレベータの情報伝送制御装置
US5210863A (en) Multi-processor system for detecting a malfunction of a dual port memory
JP2626127B2 (ja) 予備系ルート試験方式
JP2000347758A (ja) 情報処理装置
JPS63217594A (ja) 予備回路を具備するバブルメモリ装置
JPH06103098A (ja) 情報処理装置
JPH07325731A (ja) システムバス診断装置
JP3341738B2 (ja) メモリのエラー検出方式
JPH08220198A (ja) 電池バックアップメモリユニットおよびバックアップ機能試験方法
JPH06161800A (ja) 二重化電子計算機
JPH079636B2 (ja) バス診断装置
JPH0756520Y2 (ja) 故障システムの応答信号発生装置
JPH02210515A (ja) システムのリセット方式
JPH0414374B2 (ja)
JPH11175486A (ja) コンピュータシステムの監視方式
JPH04257044A (ja) バスパリティエラー発生位置検出方式
JPH07104841A (ja) プログラマブルコントローラの異常検出方法
JPH0750451B2 (ja) 情報処理装置
JPH05274284A (ja) プロセッサ間通信の確認装置
JPH04302342A (ja) 故障診断方法