JPS5824358Y2 - 超音波パルススイッチの計数回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、超音波パルススイッチの計数回路に関するも
ので、その目的とするところは計数回路の構成を簡単に
して部品点数を減らした超音波パルススイッチの計数回
路を提供するにある。

超音波パルススイッチは第１図のような回路構成になっ
ていた。

即ち１は同期信号発生回路であり、２は一定時間幅発生
回路で検出しようとする距離を音が伝播する時間の２倍
の時間に対応する時間幅の信号を発生する。

３は遅延回路で、同期信号に対応して発射される音波及
びこれの残響を取除くために設けたものであって、この
遅延回路３の出力により反射信号を選別するため、同期
信号発生回路２と共に合わせて、ゲート信号発生回路を
構成する。

４はパルス幅決定回路で、同期信号発生時より一定時間
遅延波パルスを発射するために発射時間幅を与えるため
の回路であり、５はパルス幅決定回路４の信号に応じ、
その信号の期間史超音波パルスの周波数の信号を発生す
る発振回路である。

６は増幅器であり、７は増幅器６よりの信号を超音波に
変換して空中に発射する送波器、８は超音波の反射信号
を受けて電気信号に変換するための受渡器、９は増幅器
、１０は反射の存在する時間に対応してパルス信号を発
生するパルス発生回路である。

１１は遅延回路３と同期信号発生回路２とにより作られ
るゲート信号と、パルス発生回路１０の出力との論理積
をとる論理積回路、１２は論理積回路１１の出力を計数
する計数回路、１３は計数回路１２の出力にて駆動され
るリレー駆動回路である。

ところでかかる計数回路１２は単に論理積回路１１の出
力を計数するだけでは本来の目的を達成できない。

即ち同一のゲートオープン期間内に例えば２回目の反射
波があると、これは１回と数えねばならないが、外来雑
音の場合のように不規則な信号のときは、特に同一ゲー
トオープン期間内に多数の出力を発生することが多いの
で゛、同一ゲートオープン内で、２つの信号を計数する
方式では初期の目的は達成できない。

そのため従来例回路の計数回路１２にあっては第２図に
示すような回路構成になっている。

即ち１２ａはフリップフロップ回路で、その第１の入力
（セット入力端）にはパルス発生回路１０の出力を印加
し、第２の入力（リセット入力端）には、同期信号又は
同期信号に対応する時点に発生する信号を印加するよう
になっており、フリップフロップ回路１２ ａはゲート
オープン期間内にある受渡信号の多少に関わらず、１ゲ
一トオープン期間内に１個のパルス信号を発生するよう
にしである。

ところで雑音の影響をさけるため、計数回路１２は更に
次のゲートオープン期間内に受渡信号がなければ前述の
受渡信号の計数を消去する必要がある。

又１回目の周期に受渡信号が存在したことも記憶してお
く必要がある。

このためにまず、ゲート信号の最終時点に対応する信号
を作る信号発生回路１２ｂは、このゲート信号最終時点
で信号を発生するための微分回路から構成されてあって
、この入力にはゲート信号を印加し、これを微分してゲ
ート信号最終時点でパルス信号を発生する。

尚信号発生回路１２ｂはゲート信号の開始時点において
もパルス信号を発生するが、これはパルス信号の方向が
逆であるから、ダイオードＤにより取除く。

このようにして得たパルス信号を論理積回路１２ Ｃ及
び１２０′の夫々一方の入力端に印加する。

更にフリップフロップ１２ ａの出力Ｑ１及びＱ′１を
論理積回路１２Ｃ及び１２Ｃ′の他方の端子に印加する
。

ここで出力Ｑ１は受渡信号が発生した期間に信号が存在
ときに発生する出力信号であり、出力Ｑ′は逆に受渡信
号がない場合に発生する出力信号である。

このようにするとゲートオープン期間内に受渡信号があ
る時ゲート信号終了時には出力Ｑ１が存在するから論理
積回路１２ Ｃの出力側にゲートオープン期間終了時に
信号が得られ、逆に、ゲートオープン期間内に受渡信号
がない場合は出力Ｑ′が存在するので論理積回路１２Ｃ
′の出力側に信号が得られることとなる。

そこで、この論理積回路１２Ｃの出力信号及び論理積回
路１２Ｃ′の出力信号を更にフリップフロップ回路１２
ｄに加えるとこのフリップフロップ回路１２ｄにはゲー
トオープン期間内に受渡信号がある時にＱ５出力が得ら
れ次のゲートオープン期間内に受渡信号がない場合に、
このＱ５出力がリセットされるようになっている。

１２ ｅはＱ５出力を遅延させる遅延回路で、遅延回路
１２ ｅの出力信号と、信号発生回路１２ｂの信号を論
理積回路１２ ｆに加える。

こうすると論理積回路１２ ｆの出力には、ゲートオー
プン期間内に第１回目の信号を受波した時点では出力が
つよく、次のゲートオープン期間内に引きつづいて受渡
信号を得たときのみ出力が得られることとなり、更に、
フリップフロップ回路１２ ｇは論理積回路１２ｆの信
号を、印加して出力を得る。

尚、フリップフロップ回路１２ ｇはそのリセット端子
に論理積回路１２ Ｃの出力を印加してあり、受渡信号
がない期間のゲート信号終了時において、リセットする
ようにしである。

以上のようにして従来回路にあっては、連続した２周期
に互って受渡信号が存在する時のみ計数回路１２の出力
が得られるようにしていた。

然しなから計数回路は、構成が複雑で部品点数が多くな
るという欠点を有していた。

本考案は上述の欠点に鑑みて提供したもので、以下実施
例によって説明する。

第３図は一実施例の計数回路の構成図を示し、１３は第
１のフリップフロップ回路で、第２図回路１２ ａと同
じ動作を行なうものであり、１４は前記フリップフロッ
プ回路１３の出力を微分してフリップフロップ回路１３
の出力信号の立上り時点（開始時）でパルス信号を発生
させるためのパルス発生回路、１５は同じフリップフロ
ップ回路１３の出力を積分して、フリップフロップ回路
１３の出力信号の立上がり後の１定期間は信号を遅延さ
せ、更にその出力信号の立下がり後１定期間（この場合
、少くともゲート信号の終了する時点迄）信号を遅延さ
せるために設けた遅延回路である。

これらのパルス発生回路１４、遅延回路１５の出力を次
の論理積回路１６に印加する。

このようにすると、論理積回路１６の出力は第１回目に
反射信号を受波するゲートオープン期間においては、パ
ルス発生回路１４の出力が発生する時点では遅延回路１
５の出力がまだ、一定値に到達しないようにしておけば
、この期間の信号に対応せず、次のゲートオープン期間
内において、更に受渡信号が発生するときはじめて信号
が得られることとなる。

この論理積回路１６の出力を第２のフリツプフロツプ回
路１７のセット入力に、また遅延回路１５の出力を同じ
くリセット入力に印加すると、連続した２周期に亙って
受渡信号が得られるときのみフリップフロップ回路１７
に出力を発生させることができる。

第４図は同上の各部のタイムチャートを示し、第４図ｇ
は同期信号で１定周期でも不定周期でもよい。

同図すはゲート信号で、同期信号より一定期間遅延して
受渡信号が通過可能となり、同期信号より別の一定期間
遅れて、信号通過を不可能とさせるもので、検出しよう
とする検知領域の最大、最小距離に比例する。

同図Ｃは受渡信号波形、同図ｄはフリップフロップ回路
１３の出力信号波形、同図ｅはパルス発生回路１４の出
力波形、同図ｆは遅延回路１５の出力波形、同図ｇは論
理積回路１６の出力波形、同図りはフリップフロップ回
路１７の出力波形であり、図の第１．第２周期Ｔ ｉ
、 Ｔ ２は、ゲートオープン期間内に受渡信号がある
場合、第３周期Ｔ３は受渡信号がない場合、又、第４．
第５周期Ｔ４゜Ｔ５には、信号のある場合を示す。

しかして第４図に示す如く、第１周期Ｔ１は遅延回路１
５の出力（第４図ｆ）が図に示す閾値■□□に到達して
いない時点で、パルス発生回路１４の出力（第４図ｅ）
が発生するため、第４図ｇに示すように出力が発生せず
、従ってフリップフロップ１７は動作しない。

次に第１周期Ｔ１目に至って第１周期Ｔ１の期間内にお
ける第４図ｄに示す出力信号を遅延回路１５が遅延させ
ているので、この期間内に再び受波信号がゲートオープ
ン期間中に存在すると、この時論理積回路１６の出力信
号（第４図ｇ）が発生し、フリップフロップ回路１７を
トリガして出力（第４図ｈ）が得られることとなる。

第１周期Ｔ１目においては、この周期のゲートオープン
期間内に受渡信号がないとする。

この場合には、遅延回路１５の出力がこの期間内で再び
前記閾値■□□よりレベルが低下するようにしておくと
、このレベルが閾値■１Ｈを下廻る時点でフリップフロ
ップ回路１７はリセットされる。

一方第４図りの出力信号が得られるとき、この信号を遅
延させることも、又、上記回路より得られる。

この場合は遅延回路Ｃの出力を更に遅延させて第５図の
ようにする。

即ち、第５図において、１８はダイオードＤ′を介して
コンデンサＣに入力を与えるようにした遅延回路であり
、抵抗Ｒは希望する遅延時間をＣの値と共に定めるもの
であり他は第３図回路と同−構成である。

このようにすると、連続した２周期に亙り信号がゲート
オープン期内に到来する時のみ、計数回路１２の出力が
得られ、かつ、到来信号がなくなった後も、１定期間こ
の出力信号を、持続させることが可能となる。

本考案はゲート期間内に受波された反射信号が存在する
ときに反転し、次の周期の開始時点で復帰する第１のフ
リップフロップ回路、この第１のフリップフロップ回路
の出力信号の開始時に出力を発生させるパルス発生回路
、第１のフリップフロップ回路の出力を一定時間遅延さ
せる遅延回路、前記パルス発生回路の出力と遅延回路の
出力との論理積をとる論理積回路、この論理積回路の出
力により反転する第２のフリップフロップ回路より構成
せる計数回路を具備し、第２のフリップフロップ回路を
遅延回路によりリセットするので、部品点数が少なくな
って構成簡易、回路の小型化となり、しかも動作が確実
であるという利点を有する。

【図面の簡単な説明】

第１図は超音波パルススイッチの基本回路ブロック図、
第２図は従来例の回路構成図、第３図は本考案の一実施
例の回路構成図、第４図ｇ乃至りは同上の各部のタイム
チャート、第５図は本考案の別の実施例の回路構成図で
あり、１３は第１のフリップフロップ回路、１４はパル
ス発生回路、１５は遅延回路、１６は論理積回路、１７
は第２のフリップフロップ回路で゛ある。

Claims (2)

【実用新案登録請求の範囲】
1. （１）繰返して超音波を発射し、受波された反射信号が
   ゲート期間にあるとき信号を発生させる超音波パルスス
   イッチにおいて、前記ゲートオープン期間内に受波信号
   が存在するときに反転し、次の周期の開始時点で復帰す
   る第１のフリップフロップ回路、この第１のフリップフ
   ロップ回路の出力信号の開始時に出力を発生させるパル
   ス発生回路、第１のフリップフロップ回路の出力を一定
   時間遅延させる遅延回路、前記パルス発生回路の出力と
   遅延回路の出力との論理積をとる論理積回路、この論理
   積回路の出力により反転する第２のフリップフロップ回
   路、より構威し、第２のフリップフロップ回路を遅延回
   路によりリセットすることを特徴とする超音波パルスス
   イッチの計数回路。
2. （２）実用新案登録請求の範囲第１項記載の超音波パル
   ススイッチの計数回路において、第２のフリップフロッ
   プ回路に遅延回路の出力を更に遅延させる第２の遅延回
   路を備え出力を一定時間保持するようにしたもの。