JPS58223345A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58223345A
JPS58223345A JP10551582A JP10551582A JPS58223345A JP S58223345 A JPS58223345 A JP S58223345A JP 10551582 A JP10551582 A JP 10551582A JP 10551582 A JP10551582 A JP 10551582A JP S58223345 A JPS58223345 A JP S58223345A
Authority
JP
Japan
Prior art keywords
region
transistor
semiconductor device
base
parasitic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10551582A
Other languages
English (en)
Inventor
Junichi Nakamura
純一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP10551582A priority Critical patent/JPS58223345A/ja
Priority to FR8310248A priority patent/FR2529015B1/fr
Priority to DE19833322265 priority patent/DE3322265A1/de
Publication of JPS58223345A publication Critical patent/JPS58223345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置に関するもので、特に寄生トラン
ジスタによる影譬を抑える構造を有する半導体装置に関
するものである。
〔発明の技術的茸成とその問題点〕
従来、半導体装置、例えばＮＰＮ型のバーチカルトラン
ジスタにおいては、トランジスタのコレクタ・エミッタ
間の飽和電圧Ｖ□Ｂ（ｓａｔ）を低減さぜ、且つ寄生電
流を抑えるために、 ■通常Ｎ＋カラーと呼ばれるＮ″−拡散領域をベース領
域の周囲に拡散させ、コレクタと１１．て利用する、７
■コレクタ抵抗を抑えるために形成さｆするＮ埋込み層
に到達するようにディープＮ＋拡散領域を形成し、これ
をコレクタとして利用する。
また、ＰＮＰ型のラテラル・トランジスタにおいては、
上述のＮ＋カラー領域を用いる等の方法が知られている
。
第１図は、ＮＰＮ型バーチカルトランジスタにＮ＋カラ
ー領域を形成した例を示すものである。
同図ＣＡ）はその平面パターン図であ如、同図〔１３〕
は、Ａ−Ａから見た断面図を示す。図において、（１０
０）はＰ型の半導体基板で、Ｎ＋型の埋込み領域（８）
がその表面に形成されている１、マた（１）はＮ−導電
型のエビ層であり、Ｐ＋型の分離領域（５）　、　（６
）により仕切られ、トランジスタの形成される島領域を
構成する。−また、（２）はＰ＋型の不純物領域で、こ
の領域の中に、さらにＮ型の不純物領域（３）が形成さ
れており、この領域（３）の形成時に、Ｎ″−力ラー領
域（４）が形成される。、そして、Ｎ＋型領領域３）が
エミッタ、Ｐ＋型領域（２）がベース、Ｎ−型領域（１
）及びＮ＋＋カラー領域（４）がコレクタとして動作す
る。また、（７）は酸化シリコン膜からなる絶縁膜であ
り、その開口に各々コレクタ、ベース、エミッタ電極と
なる、例えばアルミ層（９）、　（１０）、　（１１）
がオーミックに形成されている。
さて、かかる従来の半導体装置においては、トランジス
タが飽和領域の動作に入ると、寄生ＰＮＰＮＰ型トラン
ジスタ作し、かなり大きな寄生電流が流れる。
すなわち、バーチカルＮＰＮ　）ランジスタのベース領
域（２）　ｔエミッタ、コレクタ領Ｍ　（１）　ヲベー
ス。
基板（１００）及び分離領域（５）　、　（６）をコレ
クタとする寄生ＰＮＰ型トランジスタが動作することに
なる。
この関係を等制約に示すと同図（Ｃ）の様に示される。
図において（１０１）がバーチカル、　ＮＰＮ　）う、
ンジスタ、　（１０２）が寄生ＰＮＰ　）ランジスタで
ある。今、寄生ＰＮＰ　）ランジスタのベース接地型電
流増幅率をαＳＪ、端子（１０）に流れる電流をＡ、’
［Ｂ、）ランジスタ（ｉｏｉ）のベース電流をＩＢとす
ると、寄生トランジスタによる寄生′１４Ｌ流工ｓｕｋ
はＩＳ＋Ｊ＝αＳ−・（Ａ　　１）ＩＢ　　　・−−−
（１）と示すことができる。また、ここで αｓＪキｌ　　　　・・・・・・・・・・・・・・・・
・・・　　（２）で示される。そしてこの寄生電流が大
きく々るど、基板の電位が接地電位より高くなり、ラッ
チ、アップ現象や、トランジスタの形成される他の島領
域間に寄生ＮＰＮ　）ランジスタを生じさせ、動作上不
都合を生じ、誤動作の原因にもなっていた、。
また第２図は従来のラテラルＰＮＰ　）ランジスタの構
成を示す一例であり、同図（Ａ）はその平面パターン図
、同図ＣＢ）はＢ　−Ｂから見た縦断面図を示すもので
ある。図において、Ｐ＋型領域（２２）が工ミッタ領域
、Ｎ−型のエビ層（２１）がベース領域　Ｐ＋型領域（
２２）を取り囲むＰ＋型領域（２３）がコレクタ領域と
して動作する。そしてＮ＋型領領域２４）かにカラー領
域と呼ばれる領域であり、Ｎ−型領域（２１）と相まっ
て、ベースとして動作する＋１４だ、Ｎ＋型領領域０２
ｇは埋込み領域であり、１汁型領域（２５）、　（２６
）は分離領域であり、ラテラルトランジスタの形成され
る島領域を区画している。
さて、かかる構成のＰＮＰ型ラテラルトランジスタにお
いても、飽和領域での動作に入るとラテラルトランジス
タのコレクタ領域（２３）をエミッタ。
ベース領域（２１）をベース、基板（１００）及び分離
領域（２５）、　（２６）　’、ｒ、コレクタとする寄
生ＰＮＰ型トランジスタが生じる１、この関係を等測的
に示すと同図〔りの様に示される１、すなわち、ラテラ
ルトランジスタが（２０１）であり、寄生ＰＮＰ型トラ
ンジスタが（２０２）である１、ここで端子（２８）に
流れる電流をＡ・１Ｂ、ラテラルトランジスタのベース
に流れる電流をＩＢ、寄生ＰＮＰｉＪ１）ランジスタの
エミッタ接地型電流増幅率をβ、−とすると、寄生電流
ＩＳ、汚はＩ　５ｗＭ−βｓｕｋ・（’　−１）　ＩＢ
　　　　−（３）で示すことができる。そして、この寄
生電流１ｓｔ譜が増大すると、前述したＮＰＮ型バーチ
カルトランジスタの場合と同様ラッチアップや、寄生Ｎ
ＰＮ型トランジスタの発生といった不都合を生じること
になる。
〔発明の目的〕
本発明は、かかる現状に鑑みなさノ１だもので、寄生電
流の発生を抑え、半導体装置の信頼性を向上させた構造
を提供することを目的としでいる。。
〔発明の概要〕
この目的を達成するため、本発明に係る半導体装置にお
いては、寄生トランジスタのエミッタ領域として動作す
る領域の周辺に、この領域ど同導電型の領域（以下刊加
領域という）を形成し、この領域を島領域と同電位にす
る構造としている。。
〔発明の実施例〕
以下、本発明の実施例につき図面を診照しながら説明す
る。
第３図は、本発明をＮＰＮ型のバーチカルトランジスタ
において実施した一例を示すもので、同図（Ａ、）はそ
の平面パターン図、同図ＣＢ）はＣ−Ｃから見た縦断面
図を示す。図において、第１図の従来の半導体装置の各
部と対応する部分には同一符号を付している１１図から
明らかなように、本発明に係る半導体装置に」、・いて
は、寄生ＰＮＰ型トランジスタのエミッタ領域として動
作するＮＰＮ型バーチカルトランジスタ（以下主トラン
ジスタという。）のベース領域（２）の周辺に、このベ
ース領域と同導電型の領域（付加領域）　（４１）を形
成している。そして、この領域（４１）とＮ＋カラー領
域（４）とを電極（９）、によシ短絡し、Ｎ−島領域（
１）と同電位にしている。。
かかる構成にすると、主トランジスタのベース領域（２
）をエミッタ、Ｎ−領域（１）をベース、Ｐ＋型領域（
４１）をコレクタとするラテラルＰＮＰ　）ランジスタ
（以下付加トランジスタという。）が形成されることに
なる。このラテラルトランジスタは、主トランジスタの
ベース領域（２）から流出する余剰電流を主トランジス
タのコレクタに帰還する様に動作するだめ、その等価回
路は、同図〔Ｃ〕の様に示される。
すなわち、寄生ＰＮＰ型トランジスタ（１０２）のコレ
クタ電流の一部を、そのベース、換言すれば王トランジ
スタのコレクタに帰還する構成になっている。その電流
の関係を数式的に示すと次の様になる。
すなわち、基板あるい１（］、分分離域に流れる寄生電
流■ｓｗｅｒと、主トランジスタのコレクタに帰還され
る電流ＩＰとの関係は、 ここでα、は、付加トランジスタのベース接地型電流増
幅率、α′Ｓ−６は相加トランジスタを付加した構造に
おける寄生トランジスタのベース接地型’Ｋ　ｆａｔ、
増幅率で必る。
萱だベース接地型ｉｔ　６！ｆ、増幅率の関係はαＰ十
α５ｕｌｒ　＜１　　　　　　　　　　（５）で示され
る。
ここでα、とα３＋ｚＡの関係について考えると、イリ
加トランジスタのベース幅はＰ＋型領域（２）と（４１
）によって定まシ、寄生トランジスタのベース幅となる
領域（２）と基板（１００）あるいは分離領域（５１、
（６）までの距離に比し、十分に狭くすることができる
。
従って、一般的に知られているようにラテラルトランジ
スタのベース接地型畦流増幅率ハ、ヘ−、Ｘ幅が狭い程
大きくなるため °°゛°゛°゛°″゛（６） αＰ）α、赳 の関係に調整できる。
また、 Ｉ　ＢＪ　＋Ｉｐ　＝　（α１．＋α／、、、σ戸（謹
−］、　）　ＩＢ　　・・・・・　（力と示きれ、べら
に（４）式より となる。
（力式ｅ」さらに と汁る１、よって １５ｄ−α′５ｄ・（’−’１）ＴＢ　　　　　・・・
・・・　　（１０なる関係式が得られる。
そして、さらに（２）式および（５）式、（６）式の関
係よりα３＋Ｊ　＞＞α３ｕＡ　　　　　　　・・・・
・・・・・・・・・・・　　（１１）と示すことができ
る。
従って、従来の半導体装置に対し、極めて寄生電流の少
ない構造となる。
第４図は本発明の他の実施例を示すもので、ＰＮＰ型の
ラテラルトランジスタにおいて実施した例を示してお°
す、同図（Ａ）はその平面パターン図、同図〔Ｂ〕はＤ
　−Ｉ）から見た縦断面図を示している。
図において第２図の従来の半導体装置の各部と対応する
部分には同一符号を付している。。
図から明らかなように、本発明に係る半導体装置におい
ては、寄生トランジスタのエミッタとして動作するＰＮ
Ｉ）型ラテラルトランジスタ（以下主トランジスタとい
う。）のコレクタ領域（２３）の周囲に、これと同導電
型の不純物領域（付加領域Ｘ３４）を形成ｊ〜、この領
域と主トランジスタのベース取出領域となるＮ−＋−カ
ラー領域（２４）を電極（２８）により短絡し、Ｎ−島
領域（２１）と同電位になるようにしている。７ かかる構成にすると領域（２３）と（２１）、さらには
（３４）によりＰＮＰ７Ｊのラテラルトランジスタ（以
下向加トランジスタという。）が形成されることになる
。この付加トランジスタは主トランジスタのコレクタか
ら流出する余剰電流を主トランジスタのベースに帰還す
るように動作する。このため、その等価回路図は同図〔
Ｃ〕のように示すことができる。すなわち寄生ＰＮＰ型
トランジスタのコレクタ電流の一部をそのベース、換言
すれば主トランジスタのベースに帰還する構成になって
いる。その電流の関係を数式的に示すと次の様になる。
すなわち、基板あるいは分離領域に流れる奇生電流を■
“−１主トランジスタのベースに帰還される電流をｒＰ
とすると、 ■＃、、、　　　α“５ｄ ／−／　　　　　　　・・・・・・・・・・・　　ａカ
ここでαＰは付加トランジスタのベース接地型電流増幅
率、αｓｄは付加トランジスタを付加した構造における
寄生トランジスタのベース接地型電流増幅率である。
またαＰとα５ｕｌｒの関係は αＰ十αｓＪ＝　＜　１　　　　　　　　　（１３）の
関係となっている。
この第４図の構造も第３図に示す場合と同様、付加トラ
ンジスタのベース幅は領域（３４）と（２３）間に存在
する「領域（２１）で定まる。従って寄生トランジスタ
のベース幅となる領域（２３）とｆｉ板（１００）ある
いは分離領域（２５）、　（２６）までの距離に比し、
この付加トランジスタのベース幅を十分狭く調整するこ
とによυ αＰ）α鉋θ　　　　　・・・・・・・・・・・　　　
（１４）とすることができる３゜ また寄生トランジスタと付加トランジスタを合成したト
ランジスタ（２０２）のエミッタ電流をＩＰＩＰ。
ペース電流を■′Ｂ、寄生電流を■″９ｄ、帰還電流を
■′Ｐとすると、 １’、ＢＰ　””　Ｉ”ｓ−府十Ｉ′Ｐ＋■′庁−（α
′Ｐ十α”ｓ”　）　Ｉｇｐ　＠−Ｉ’序　　・・・・
・　（ｌ！９となる。、さらに、端子（２８）に流れる
電流を村′Ｂとすると ４・■′Ｂ−Ｉ′Ｂ＋Ｉ′Ｐ十へ　　　・・・・・・・
・・・・・・・・　θＧ）となり、０ω式の関係よシ Ａ・Ｉ’Ｂ　＝　Ｉ’Ｂ　十Ｉ’Ｐ斗（１−αｉ−α″
５ｄ）ＩＥＰ　・・・・αηと示される。さらにＩＰは Ｉｐ＝αＰ　＠ＩＥＰ　　　　　”””’”−−−−−
−°°−°＜国と示されるだめ、０７）式は Ａ”’Ｂ−Ｉ’Ｂ　十（１”ｓ＋Ｊ）　・ＩＥｐ　　−
−−（１’ｉとなる。。
よって寄生電流■８Ｊは ｌ５Ｊ＝αｓＪ・ＩＥＰ　　　　・・・・・・・・・・
・・・・・・・・・・・　（至）と示されるため０１式
より 一人ｕｌｒ　−（Ａ−１）　、　ｉ′Ｂ、、、、、、、
、、、、　　シ１）が得られる。ここで第２図に示す従
来構欲の半導体装置と比較すると、従来構造の半導体装
置のβｓｕ４は で示されるが、αｓｄ中１であるため、β３Ｊ　＞＞　
１となる。これに対し、αｓＪはｏａｔ、ａｉ式で示さ
れるように極めて小さく、従ってβ５ＪとβＳ、ｌＡの
関係は、β５ｕＡ　）β５コ　　　　　・・・・・・・
・・・・・・・・・　（ハ）となる１、従って、寄生電
流Ｉ５Ｊを従来構造の半導体装置に比し十分に小さく抑
えることができる。
また第５図は本発明に係る半導体装置の他の一実施例を
示す図であり、同図ＣＡ’ｌはそのパターン図、〔Ｂ〕
はそのｇ−Ｅから見た縦断面図である、。
この実施例も、第３図の実施例と同様ＮＰＮ型のバーチ
カルトランジスタに実施しだ場合の例を示す１゜この実
施例においては主トランジスタのベース領域（２）の周
囲に形成される、付加領域（４２）を埋込領域（８）に
達する様に形成している。
かかる構造にすれば、主トランジスタのベース領域（２
）から流出する余剰電流のうち横方向に向かう電流は、
すべて戸領域（４２）に吸収され、従って主トランジス
タのコレクタに帰還されることになる。
この実施例においては領域（４２）に比しＮ＋カラー領
域（４）をＰ＋領域（２）により近接させた構造にして
いるが、これは、Ｎ＋カラー領域（４）を主トランジス
タのコレクタ取出口として利用する丸めで、第３図の実
施例の場合には（４１）の領域を近接させ、付加トラン
ジスタのベース幅を狭くする構造にした方が効果的であ
る。
なお、第５図の等価回路は、第３図〔Ｃ〕と同様に示さ
れる。
また、この実施例に示すＰ＋壓領領域４２）は戸型の分
離領域（５）、（６１と同時に形成することができる。
なお、第５図に示す実施例は同様に第４図に示すラテラ
ルトランジスタ構造にも適用できるととはいうまでもな
い３゜ さらに、ＰＮＰ型のバーチカルトランジスｐ　、ＮＰＮ
型のラテラルトランジスタにも適用できる。
なお、本発明の実施例においてはＮ＋カラー領Ｊ威、お
よびＮ＋＋埋込み領域を全て具備した構成について説明
しだが、これらは本発明においては必ずｌ−も必須要件
でｒｊなく、領域（４１）、　（４２）、（３４）が各
々、分離領域で区切られる島領域と同電位になるように
構成されれば、一応の効果は期待できる。しかしながら
Ｎ＋カラー領域、Ｎ＋＋込領域はトランジスタの抵抗成
分を抑えることができるためＶｏｇ（ｓａｔ）を低減で
き、本発明の効果と相まりで、さらに信頼性の高い半導
体装置を提供することができる。。
また付加領域により、領域（２＋、　（２３）の周囲を
取り囲む必要はないが、取り囲む構成にすることにより
寄生電流を効率よく、主トランジスタに帰還することが
できる。
〔発明の効果〕
以上説明１７．た様に本発明に係る半導体装置において
は、飽オ（］動作時における寄生電流を低減することが
できるため、飽和動作時におけるラッチアップ現像や、
島領域間に生じる寄生トランジスタの発生を防止するこ
とができ、信頼性の高い半導体装置を提供することがで
きる。。
【図面の簡単な説明】
第１図及び第２図は従来の半導体装置の一例を示す図、
第３に〈１乃至第５図は本発明に係る半導体装置の一実
施例を示す図である１゜ １．２１・・・島領域、　　　５．６．２５．２６・・
・分離領域、４．２４・・Ｐけ／Ｊシラー域、　　８，
２８・・・埋込み領域、９　、１０．１１　、２９．３
０．３１・・・・・電極、２７・・・・酸化シリコン膜
、　　３４．４１　、４２・・・付加領域、１００・・
・基　板、。 ７３１７　　代理人　弁理士　則近憲佑　（他１名）（
１１ 第１図 ［Ａ］ ［３］ ［シ］ 第２図 ［Ａ’］ ［１３］ ［（ａ ′果３図 ［Ａ］ ［８］ ［Ｃコ γ４図 ［、’ｌ］ ［Ｂ］ 「乙」　・ Ｔ悄θ 第テ図 ［、’ｌ］ ＼７ ［Ｂ］ １９３

Claims (1)

  1. 【特許請求の範囲】 （１）−導電型の半導体基板と、前記半導体基板上に形
    成された反対導電型の第１領域と前記第１領域の表面に
    形成でれた第１導電型の第２領域と、前記第２領域内に
    形成された反対溝１！型の第３領域と、前記第１領域の
    表面に前記第２領域に近接して形成された一導電型のｖ
    Ｊ４領域と、前記第１領域と前記１−８４領域を接続す
    るだめの第１の電極と、前記第２及び第３の領域に各々
    接続される第２、第３の電極とを具備し、前記第１．第
    ２．第３の電極を各々バーチカルトランジスタのコレク
    タ、ベース、エミッタ′ｄ極として用いることを特徴と
    する半導体装置。 （２）前記第４の領域は前記第２の領域の周囲を取り囲
    んで形成されることを特徴とする特許請求の範囲第１項
    記載の半導体装置。 （３）前記第４の領域に接触して形成され、前記第１領
    域より高い不純物濃度を有する反対導電型の第５領域を
    具備し、前記第１電極は前記第４領域と第５領域を短絡
    することを特徴とする特許請求の範囲第１項記載の半導
    体装１ｔ。 （４）前記半導体基板と前記第１領域間に形成される反
    対導電型の第６領域をさらに具備し、前記第４領域は前
    記第６領域に達して形成されることを特徴とする特許請
    求の範囲第１項記載の半導体装置。 （５）−導電型の半導体基板と、前記半導体基板上に形
    成された反対溝′ｔ４を型のｆＪ１領域と、前記第１領
    域の表面に形成される第１導電型の第２．第３領域と、
    前記第１領域の表面に前記第３領域に近接して形成され
    る一導電型の第４領域と、前記第１領域と第４領域を接
    続するだめの第１の電極と、前記第２．第３領域に各々
    接続される第２電極を具備し、前記第１．第２．第３の
    電極を各々ラテラルトランジスタのベース、エミッタ、
    コレクタ′電極とすることを特徴とする半導体装置。 （６）前記第３領域を前記第２領域を取り囲むように形
    成したととを特徴とする特許請求の範囲第５項ｉ己載の
    半導体装ＩＭ。 （カーＪ記第４領域を前記第３領域を取り囲むように形
    成し７たことを特徴とする特許請求の範囲第６項記載の
    半導体装置。 （８）前記第４領域に接触して形成され、前記第１領域
    より高い不純物織度を有する反対導電型の第５領域を具
    備１〜、前記第１電極は前記第４領域と第５領域を短絡
    することを特徴とする特許請求の範囲第５）ＪＪ記載の
    半導体装置。 （９）前記半導体基板と前記第１領域間に形成される反
    対導電２４１！の第６領域をさらに具備し、前記第４領
    域は前記第６領域に達して形成されることを特徴とする
    特許請求の範囲第５項記載の半導体装置、。
JP10551582A 1982-06-21 1982-06-21 半導体装置 Pending JPS58223345A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10551582A JPS58223345A (ja) 1982-06-21 1982-06-21 半導体装置
FR8310248A FR2529015B1 (fr) 1982-06-21 1983-06-21 Dispositif semi-conducteur a transistor supprimant la production de courant parasite
DE19833322265 DE3322265A1 (de) 1982-06-21 1983-06-21 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10551582A JPS58223345A (ja) 1982-06-21 1982-06-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS58223345A true JPS58223345A (ja) 1983-12-24

Family

ID=14409732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10551582A Pending JPS58223345A (ja) 1982-06-21 1982-06-21 半導体装置

Country Status (3)

Country Link
JP (1) JPS58223345A (ja)
DE (1) DE3322265A1 (ja)
FR (1) FR2529015B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016465A (ja) * 1983-07-08 1985-01-28 Sanyo Electric Co Ltd トランジスタ
US6734522B2 (en) 2000-07-25 2004-05-11 Sharp Kabushiki Kaisha Transistor
CN113437133A (zh) * 2021-06-22 2021-09-24 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9301093U1 (de) * 1993-01-27 1994-05-26 Ic - Haus Gmbh, 55294 Bodenheim Schaltungsanordnung zur Verringerung parasitärer Ströme an integrierten Strukturen, insbesondere Widerständen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938070A (ja) * 1972-08-25 1974-04-09
JPS4991777A (ja) * 1973-01-05 1974-09-02
JPS49124981A (ja) * 1973-04-02 1974-11-29
JPS5021683A (ja) * 1973-06-25 1975-03-07
JPS51139282A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
JPS55158669A (en) * 1979-05-29 1980-12-10 Sanyo Electric Co Ltd Lateral type transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1240256A (en) * 1968-11-26 1971-07-21 Itt Connection for an integrated circuit
US3702955A (en) * 1969-07-11 1972-11-14 Nat Semiconductor Corp Multiple emitter transistor apparatus
US3878551A (en) * 1971-11-30 1975-04-15 Texas Instruments Inc Semiconductor integrated circuits having improved electrical isolation characteristics
JPS5318383B2 (ja) * 1974-10-07 1978-06-14
JPS573225B2 (ja) * 1974-08-19 1982-01-20
US4005469A (en) * 1975-06-20 1977-01-25 International Business Machines Corporation P-type-epitaxial-base transistor with base-collector Schottky diode clamp

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938070A (ja) * 1972-08-25 1974-04-09
JPS4991777A (ja) * 1973-01-05 1974-09-02
JPS49124981A (ja) * 1973-04-02 1974-11-29
JPS5021683A (ja) * 1973-06-25 1975-03-07
JPS51139282A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
JPS55158669A (en) * 1979-05-29 1980-12-10 Sanyo Electric Co Ltd Lateral type transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016465A (ja) * 1983-07-08 1985-01-28 Sanyo Electric Co Ltd トランジスタ
JPH0322693B2 (ja) * 1983-07-08 1991-03-27 Sanyo Electric Co
US6734522B2 (en) 2000-07-25 2004-05-11 Sharp Kabushiki Kaisha Transistor
CN113437133A (zh) * 2021-06-22 2021-09-24 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管
CN113437133B (zh) * 2021-06-22 2022-07-22 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Also Published As

Publication number Publication date
FR2529015A1 (fr) 1983-12-23
FR2529015B1 (fr) 1986-07-11
DE3322265A1 (de) 1983-12-22

Similar Documents

Publication Publication Date Title
GB1533156A (en) Semiconductor integrated circuits
JPS58223345A (ja) 半導体装置
JP2683302B2 (ja) 半導体装置
JPH0235736A (ja) 半導体装置
JPS6359262B2 (ja)
JPS5949702B2 (ja) 半導体集積回路装置
JPS59110153A (ja) Ｃｍｉｓ電界効果半導体装置
JPS6025905B2 (ja) 半導体装置
JPS5944782B2 (ja) 半導体集積回路
JPS58186947A (ja) 半導体装置
JPS60116170A (ja) 半導体装置
JPS60111454A (ja) 半導体集積回路
JP3131694B2 (ja) パワートランジスタデバイス
JPH01208860A (ja) Ｃｍｏｓトランジスタのラッチアップ防止構造
JPS62104068A (ja) 半導体集積回路装置
JPS6223466B2 (ja)
JPH02156679A (ja) 電界効果トランジスタ及びその製造方法
JPH0360152A (ja) 半導体装置の入力保護回路
JPH055185B2 (ja)
JPS59127865A (ja) 半導体装置
JPS6216026B2 (ja)
JPH04164365A (ja) ゲート回路およびゲート装置
JPH088262B2 (ja) 半導体装置
JPH0367347B2 (ja)
JPS61170058A (ja) レベルシフト複合回路